PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07253949 A

(43) Date of publication of application: 03.10.95

(51) Int. CI

G06F 15/16

G06F 7/72

(21) Application number: 05326008.

(22) Date of filing: 30.11.93

(30) Priority: 30.11.92 IL 92

16.02.93 IL 93 104753 06.09.93 IL 93 106923

(71) Applicant:

FORTRESS U & T LTD

(72) Inventor: CRESSEL CARMI D **HENDEL DAVID**


> **DROR ITAI** HADAD ISAAC ARAZI BENJAMIN

(54) MICRO ELECTRONIC DEVICE AND METHOD FOR COPYRIGHT: (C)1995, JPO **EXECUTING MODULAR MULTIPLICATION AND MODULAR POWER**

(57) Abstract:

PURPOSE: To reduce the time required for executing modular multiplication, etc., based on the Montgomery method with respect to a micro electronic device and method for executing modular multiplication and power to large numbers.

CONSTITUTION: A micro electronic device is constituted of fractionized and switching-controllable compact synchronous micro electronic peripheral devices for a standard microprocessor having an appropriate clock means and control means and provided with a plurality of kinds of shift registers controlled by a clock means, two multiplexed serial/parallel mutiplexers, a borrow detector, an auxiliary subtractor, an auxiliary adder, a delay register, and a switching element. The electronic device is formed by integrating all of the above components so that the device can simultaneously and synchronously execute modular multiplication, modular square, and modular power.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平7-253949

(43)公開日 平成7年(1995)10月3日

(51) lnt.Cl.6

酸別記号 330 D FΙ

技術表示箇所

G06F 15/16

7/72

審査請求 未請求 請求項の数28 FD (全 34 頁)


特願平5-326008	(71)出願人	593231656
<u> </u>		フォートレス ユー アンド ティー リ
平成5年(1993)11月30日	, -	ミティド
		イスラエル国,ピアーシェパ 84110,ピ
1 0 3 9 2 1		ー、オー、ボックス 844
1992年11月30日	(72)発明者	カーミ デビッド グレッセル
イスラエル (IL)		イスラエル国, モービル ポスト ネゲブ
104753		85530,キプッツ ウリム(番地なし)
1993年 2月16日	(72)発明者	デビッド ヘンデル
イスラエル (IL)		イスラエル国、ラーナナ、ハシャロンス
106923		トリート 16
1993年9月6日	(74)代理人	弁理士 宇井 正一 (外4名)
イスラエル (IL)		7
	,	最終頁に続く
	平成5年(1993)11月30日 103921 1992年11月30日 イスラエル (IL) 104753 1993年2月16日 イスラエル (IL) 106923 1993年9月6日	平成5年(1993)11月30日 1 0 3 9 2 1 1992年11月30日 (72)発明者 イスラエル (IL) 1 0 4 7 5 3 1993年2月16日 (72)発明者 イスラエル (IL) 1 0 6 9 2 3 1993年9月6日 (74)代理人

(54) 【発明の名称】 モジュラ・乗算およびモジュラ・ベき乗を遂行する超小形電子系装置ならびにその遂行方法

(57)【要約】

【目的】 本発明は、大きな数に対するモジュール・乗 算およびべき乗を遂行するための超小形電子系装置なら びにその遂行方法に関し、モントゴメリの手法に基づき モジュラ・べき乗等の遂行に要求される時間を減らすこ とを目的とする。

【構成】 本発明は、適切なクロック手段および制御手段を有する標準のマイクロプロセッサに対するコンパクトな同期式の電子系超小形周辺機器からなり、各々が細分化される共に、切替制御可能であり、かつ、前記クロック手段により制御される複数種のシフトレジスタと、多重化され、かつ、直列/並列形の2つのみのマルチプレクサと、ボロー検出器と、補助的な減算器および加算器と、ディレイ・レジスタおよび切替素子とを備えており、モジュラ・乗算、モジュラ・2乗およびモジュラ・べき乗を同時処理かつ同期方式により遂行するために、前述のすべての構成部品を集積化して形成する。



【特許請求の範囲】

【請求項1】 大きな数に対しモジュラ・乗算およびモ ジュラ・べき乗を遂行するための超小形電子系装置であ

該超小形電子系装置は、適切なクロック手段および制御 手段を有する標準のマイクロプロセッサに対するコンパ クトな同期式の電子系超小形周辺機器からなり、

さらに、該超小形電子系装置は、

各々が細分化される共に、切替制御可能であり、かつ、 前記クロック手段により制御される複数種のシフトレジ 10 スタ(B、SおよびN)と、

多重化され、かつ、直列/並列形の2つのみのマルチプ レクサと、

ボロー検出器と、

補助的な減算器および加算器と、

ディレイ・レジスタおよび切替素子とを備えており、 前記超小形電子系装置は、モジュラ・乗算、モジュラ・ 2乗およびモジュラ・ベき乗を同時処理かつ同期方式に より遂行するために、前記のすべての構成部品を集積化 して形成することを特徴とする超小形電子系装置。

【請求項2】 前記超小形電子系装置が、ハードウェア の乗算、2乗およびべき乗に対し設計されたモントゴメ リの方法をもとに展開されるような新奇かつ複合形で同 期式のハードウェア装置により実現される請求項1記載 の装置。

【請求項3】 前記超小形電子系装置が、モントゴメリ の方法を展開することにより、並列動作方式に直列動作 方式を取り入れた多数の同時処理と直列処理との複合 形、すなわち、乗算、減算、加算、記憶形ディレイおよ び2k による除算を遂行する装置として機能する請求項 30 1記載の装置。

【請求項4】 前記超小形電子系装置が、モントゴメリ の方法を展開することにより、モジュラ・乗算、モジュ ラ・2乗およびモジュラ・べき乗のための多数の直列処 理を遂行し、かつ、膨大な内部バスの使用を回避する請 求項1記載の装置。

【請求項5】 前記超小形電子系装置が、モントゴメリ の方法を展開することにより、モジュラ・乗算、モジュ ラ・2乗およびモジュラ・べき乗のための多数の直列処 理を遂行し、

前記超小形電子系装置は、一般の1μm技術を用いたS MARTカード用のISO7816の標準規格により規 定されるマイクロチップ上に形成される程度に充分コン パクトである請求項1記載の装置。

【請求項6】 前記超小形電子系装置が、モントゴメリ の方法を展開することにより、モジュラ・乗算、モジュ ラ・2乗およびモジュラ・ベき乗のための多数の直列処 理を遂行し、

前記超小形電子系装置は、基本のアーキテクチュアを変 えることなく、特に、デュアルポート・アクセスのため 50 なる2つのディジタルのディレイ素子を使用して3つの

のメモリを再設計することなく、かつ、ファームウェア の要求が少ない状態で、1つの内部バスを備えた任意の マイクロプロセッサにより制御することが可能である請 求項1記載の装置。

【請求項7】 前記超小形電子系装置が、マイクロプロ セッサを使用してカスケード形のρ領域内での2乗およ び乗算の処理手順を規定し、

さらに、前記超小形電子系装置は、nビット長のシフト レジスタを含み、かつ、モジュラ・乗算、モジュラ・2 乗およびモジュラ・ベき乗を遂行する多重化部を備え、 該多重化部内に指数Eを記憶することが不要であるため に、該多重化部による制御を簡単にし、また一方で、ほ んのわずかな付加的なマイクロコントローラのROMコ ードのみを必要とする請求項1記載の装置。

【請求項8】 Bのレジスタが回転動作を行っている間 に、オンザフライ方式により2乗の被乗数を用いてAi のレジスタをロードする結果として、前記A; のレジス タを前記Bのレジスタにより再ロードする際に、マイク ロコントローラによりBおよび/またはB-Nの前回の 計算処理の最終値が取り出されるおそれが回避され、 このために、該マイクロコントローラのRAMが節減さ れ、かつ、2乗の繰り返し動作の各々において少なくと もnクロック分の実効的なクロック・サイクルを除去す ることが可能になる請求項1記載の装置。

【請求項9】 Z/2k がNよりも大きいか、またはN に等しいかを決定し、たった1回の直列形の減算のみ行 うような比較的小さいNオペランドを達成することによ り、モントゴメリの方法による簡単な装置から、2つの 記憶用レジスタおよび独立の直列形の減算処理が除去さ れると共に、Z/2k -Nに関する単一の直列形の検出 を行うことが可能になる請求項1記載の装置。

3つの同時乗算処理を遂行する際に2 【請求項10】 つの直列/並列形の乗算器のみが使用されるように、半 並列形式で回路の同期をとり、

このために、シリコンを用いた装置において全シリコン 領域に対し直列/並列形の乗算器の占める面積の割合が 40%に抑えられ、

3つの直列/並列形の乗算器の代わりに2つの乗算器の みを使用することにより、シリコン領域内の直列/並列 形の乗算器のセルを二重化し、

該二重化構造の乗算器のセルを動作させることにより、 512ビットの乗算処理に必要な時間を従来の45%に 節減することが可能になる請求項1記載の装置。

kビットのシフトレジスタからなる1 【請求項11】 . つのディジタルのディレイ素子を使用してXの直列形の 加算と乗算器(ML1)の直列結果との同期をとり、直 列/並列形の乗算器の積または繰り返し処理が二重に記 憶されることを防止する請求項1記載の装置。

【請求項12】 各々が k ビットのシフトレジスタから

直列形の乗算を遂行し、該乗算は、Nを1つの因子とし たときにB·Ai、X·Jo および Yo・Nのように 表される請求項1記載の装置。

【請求項13】 処理の流れの中で2つの独立した乗算 動作、すなわち、X·Jo および Yo·Nを遂行する ことができるように、1つのディジタルのディレイ素子 を使用して直列/並列形の乗算器 (ML2) の乗算動作 の同期をとる請求項1記載の装置。

【請求項14】 前記シフトレジスタ(B、Sおよび N)が、nビット長またはn/2ビット長で構成され、 n/2の長さのモジュールに対するべき乗が、nビット 長のべき乗に対し必要であろうと思われる実効的なクロ ック・サイクル期間の1/8より幾分少ない時間で遂行 される請求項1記載の装置。

【請求項15】 オリジナルの検索因子Tで処理がなさ れる場合、全RSA記号のべき乗処理におけるρ領域内 での乗算動作の回数が、半分近くに減少する請求項1記

【請求項16】 必要に応じて前もって計算することを 仮定した場合、オンザフライ方式によりAのレジスタを 20 ロードし、かつ、オンザフライ方式によりSのレジスタ の内容の大きさを予測し、さらに、オンザフライ方式に より一部のオペランドの同期をとることにより、nビッ トの数の乗算処理 ρ (A·B) Nが、実効的なm (n+2k) クロック・サイクルで完全に遂行される請求項1 記載の装置。

【請求項17】 小規模のボロー検出回路が付加され、 かつ、制御メカニズムに簡単な付加物が付加されている ようなモントゴメリの乗算処理に対し使用されるものと 同じ機器の同じレジスタを用い、第2のモードにおいて 30 Hパラメータの計算を行う請求項1記載の装置。

【請求項18】 ρ領域内での乗算またはべき乗が公知 のクロック・サイクルの処理で遂行されるように、すべ ての副処理過程および処理過程が、予め定められたクロ ック・サイクル数でそれぞれ実行され、

このために、内部の条件設定用ブランチを使用すること なく、カスケード形かつ自励式のカウント・メカニズム からなる簡単化された制御が可能になる請求項1記載の 装置。

【請求項19】 モジュラ・乗算を遂行するための方法 40 であって、被乗数A、乗数BおよびモジュロNの各々 が、kビット長のmキャラクタから構成され、乗数Bは モジュロNよりも大きくない値であり、前記方法は、下 記のステップを有しており、

第1のステップで、Hパラメータと、他のパラメータの 少なくとも最下位のキャラクタ Jo とを前もって計算 し、かつ、該キャラクタJのをkビットのレジスタにロ ードし、

第2のステップで、前記乗数BおよびモジュロNを、そ れぞれ対応するnビット長のレジスタにロードし、ここ 50 り返し、ここで、CがNよりも大きい場合には、Cまた

で、n=m・kのように表され、

第3のステップで、nビット長のレジスタSのビット値 をすべてOにし、第4のステップで、i番目の繰り返し 動作をm回遂行し、ここで、iは0からm-1までの数 であり、さらに、i番目の繰り返し動作の各々は、以下 の動作を含み、

- (a) 前記被乗数Aのi番目のキャラクタAi を、Ai のレジスタ手段から、レジスタおよびラッチ手段から選 定された記憶手段へ転送し、
- (b) X = S(i-1) + A(i-1) * Bにより表されるXの値を生成し、ここで、S(i-1)はSの更新 された値であり、Sの更新は、次のように定義され、
- ①乗算手段に対し、Bのレジスタを周期的に右方向へシ フトし、

②直列形式でBをAi により乗算し、

③前記モジュロNを周期的に右方向へシフトし、

④S(i-1)がNよりも大きくない場合、(i-1) 番目の繰り返し動作の後にSのレジスタに記憶される値 をS(i-1)の更新された値として決定し、S(i-1)1) がNよりも大きい場合、直列形式でS(i-1)か らNを引くことにより得られる値をS(i-1)の更新 された値として決定し、さらに、この結果として得られ るS(i-1)の更新された値を設定し、

⑤Sのレジスタを周期的に右方向へシフトし、さらに、 各ビット毎に、乗算A(i-1)*BをS(i-1)の 更新された値に加算し、

- (c) X(X₀)の最下位のキャラクタをJ₀により乗 算し、NおよびXがkクロック・サイクルだけ遅延され ている間に、 $X_0 * J_0 \mod 2^k$ の値を Y_0 のレジス タ手段に入れ、
- (d) $Z=X+Y_0*NのZの値を計算し、この計算$ は、次のように行われ、

①Nのレジスタに対し遅延かつ右方向へのシフトがなさ れた状態でYo をNにより乗算し、同時に、この乗算結 果に対し、前述の周期的な右方向へのシフトがなされ、 ②XをY0 * Nの値に加算し、

- (e) Zの最下位のキャラクタを無視し、残りのキャラ クタをSのレジスタに入れ、このときに、最後の繰り返 し動作以外は、 Z/2k を入れることになり、
- (f) 前述と同様の方法によりS(i-1) の更新され た値を決定するために、各ビット毎にZ/2k とNとを 比較し、
- (g) 前記被乗数Aのi番目のキャラクタA; を、前記 の動作期間において、Aのレジスタ手段にロードし、 第5のステップで、最後(m回目)の繰り返し動作にお いては、Z/2k の最下位のキャラクタを無視し、残り のキャラクタを、C¥ ρ (A*B) NとしてBのレジス タに入れ、

第6のステップで、前記第3および第4のステップを繰

ビットを無視する工程、

9. 該ビットEのそれぞれに付いて、0か1かに関係な く、上記で定義された二乗方法による工程4及び5の操 作を実行する工程であって、該被乗数と該乗数とが共に 該レジスタBから派生されるものであり、且つ該モント ゴメリー乗算器に於ける連続する特性値が該レジスタB からレジスタAiに格納される工程、

10. 若し、べき指数Eに関する現在のビットが、1で あるか、或いは1に過ぎない場合に、工程9の操作終了 後、前記で定義された二乗方法に関して工程4及び5を 10 実行し、その際、該被乗数がレジスタBの内容であり、 且つ該乗数がベースA*である工程、及び

11. べき指数Eの全てのビットに付いて、工程8~1 0の操作が実行された後に、レジスタBの内容を前記す リジナルベースAで付加的に乗算し、DY=AEmodNとしての最後の操作に付いての結果を該レジスタBに 格納する工程とから構成されている事を特徴とするモジ ュラ・ベき乗D=AE modNを実行する方法。

【請求項28】 平均有効長がn/2ビットである2つ 乗算方法は、該請求項19に於いて定義されている乗算 方法により該数値に対してモジュラ・乗算処理を実行す るもので有って、該モジュラ、N、は全てが"1's" (fffffff.....fff) で構成されたnービット数で、J ○から1に対応するものであり、被乗数をレジスタBに 格納し且つ請求項1に於いて定義されている乗算方法に 従ってAを取り扱うものであり、Nは、全て1によりプ リローディングレジスタNの手段によるか、或いは一連 の "ハード" 1 を出力する為のN を出力するマルチプレ クサーをセットすることにより、該Nは全て1と成りう るものである事を特徴とする方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数種の素数および複 合形素数モジュールからなるガロアの領域において、大 きな数に対しモジュラ処理を遂行するための手法に関す る。さらに詳しくいえば、本発明は、大きな数に対する ・モジュール・乗法およびモジュール・べき乗を遂行する ための超小形電子系装置ならびにその遂行方法について 言及するものである。このようなモジュール・乗算およ 40 びモジュール・ベき乗は、公開キー暗号の認証や暗号化 プロトコル (Protocol) に不可欠な演算を遂行する場合 に適している。この種の演算は、小規模のマイクロプロ セッサによっては通常の処理時間内に実行することが不 可能である。

[0002]

【従来の技術、および、発明が解決しようとする課題】 本発明は、インタリービング方式によるモントゴメリ (Montgomery) の多倍精度の乗算方法」として知られて いる手続きを、ハードウェアによって遂行することに関 50

係する。このモントゴメリの乗算方法は、暗号化のソフ トウェア指向システムに度々使用される。ここでは、モ

ジュラ・ベき乗を促進するために、唯一のオリジナルな 方法が提供される。さらに、このモジュラ・べき乗を遂 行するためのアーキテクチュアを簡単化し、かつ、通常

使用されるような数の領域内でモジュラ・ベき乗を遂行 する装置の適用範囲を拡大するために、欠くことのでき

ないプルーフが使用される。

【0003】上記の手続きに関する基本的な処理は、モ ントゴメリの方法論に基づきモジュラ・乗算を遂行する ための手法に関連するような3つの公知の方法のいずれ か一つにより実行される。これらの公知の方法の1つめ は、P. L. モントゴメリ著の「試行除算を行わない方 式のモジュラ・乗算 (Modular Multiplication without trial division)」 (計算の数学 (Mathematics of C omputation)、第44巻、519~521頁、1985 年発行) に記載されている。なお、これ以降は、上記の 1つめの方法は、単にモントゴメリの方法とよぶことと する。公知の方法の2つめは、S.R.デュッセ(Duss の数値に付いて従来の乗算を実行する方法で有って、該 20 e)およびB.S.カリスキー ジュニア(Kaliski J r.) 著の「モトローラ社製のDSP56000に向け られた暗号のライブラリ (A Cryptographic Library fo r the Motorola DSP 56000)」 {90年代の欧州暗号化 の議事録 (Proc. Eurocrypt '90)、1990年にべ ルリンのシュプリンガ出版社 (Springer-Verlag) によ り発行)に記載されている。なお、これ以降は、上記の 2つめの方法は、単にデュッセの方法とよぶこととす

> 【0004】上記の手続きをハードウェアにより遂行す る場合、機密保護機構や、オンザフライ(On the Fly) 式の加算、減算、および、けた移動が付加される。さら に、総合的な出力が不適切であるような処理が除去され る。さらにまた、シリコンを利用した設計に基づき、比 較的容易に遂行できるような手段が開発されて集積化さ れる。この集積化により実現された装置は、実際には、 8ビット、16ビットまたは32ビットの中央処理装置 (CPU) の従装置として、内部のデータ/アドレスバ スに付加される。

> 【0005】本発明に関係する乗算/2乗機器は、簡単 な同期形のけた送り式の設計がなされているために、こ れまでに達成された速度の何倍ものクロック速度で動作 することが可能である。このクロック速度は、ボード上 に実装されかつ不揮発性の記憶装置(メモリ)を支援す るCPUにより実現される。乗算/2乗機器を用いた手 法は、CPUのメモリのアーキテクチュアにおける設計 変更を必要としない。この種のアーキテクチュアは、例 えばフィリップ回路のように、並列形の乗算器とデュア ルポートのメモリを用いることによって大きな数に対す る高速のモジュラ・乗算を遂行する場合に規定されるも のである。このモジュラ・乗算を遂行するための複数の

はC-NがBにとって代わり、さらに、HがAにとって 代わることによってP=ρ (C*H) Nを計算し、 第7のステップで、最後の繰り返し動作により得られる Pの値を、A*BmodNと仮定することを特徴とする 方法。

【請求項20】 nが、256と512との間の数から 選定されるか、または、kの倍数の増分から選定される 請求項19記載の方法。

【請求項21】 前記被乗数Aと前記乗数Bとが同じ数 である場合に、モジュラ・2乗およびモジュラ・乗算を 10 遂行する請求項19記載の方法。

【請求項22】 $D=A^E \mod N$ により表されるモジ ュラ・乗算およびモジュラ・べき乗を遂行するための方 法であって、該方法は、複数の乗算処理および2乗処理 を含む請求項19記載の方法。

【請求項23】 1. モジュラスをレジスタNに格納す る工程、

- 2. レジスタSを0にセットする工程、
- 3. べき乗化されるべきベースAをレジスタBに格納す る工程、
- 4. べき指数Eをコンピューターのレジスタに格納する 工程、
- 5. 該べき指数Eを左にシフトさせる工程、
- 6. 第1番目の1ビットに先行するそれらの0ビットを 無視すると共に、該べき指数Eと第7及び8の操作を実 行する為のビットに続く全てに対して、第1番目の1ビ ットを無視する工程、
- 7. 該ビットのそれぞれに付いて、0か1かに関係な
- く、上記で定義された乗算方法により該レジスタBの内 容を二乗すると同時に、該ベースの連続する特性値が該 30 レジスタBからレジスタAに格納される工程、
- 8. 若し、べき指数Eに関する現在のビットが、1であ るか、或いは1に過ぎない場合に、工程7の操作終了後 該レジスタBの内容を該ベースAで乗算する工程、及び 9. べき指数Eの全てのビットに付いて、工程6~8の 操作が実行された後に、 $D Y = A^E \mod N$ としての最 後の操作に付いての結果を該レジスタBに格納する工程 とから構成されている請求項22に記載の方法。

【請求項24】 1. モジュラスをレジスタNに格納す る工程、

- 2. レジスタSを0にセットする工程、
- 3.べき乗化されるべきベースAをレジスタBに格納す る工程、
- 4. べき指数Eをコンピューターのレジスタに格納する と共に、以下に定義する事前演算パラメータTをコンピ ューターCPUに格納する工程、記載の方法。
- 5. 該べき指数Eを左にシフトさせる工程、
- 6. 第1番目の1ビットに先行するそれらの0ビットを 無視すると共に、該べき指数Eと第7及び8の操作を実

ットを無視する工程、

- 7. 該ビットのそれぞれに付いて、0か1かに関係な く、請求項1で定義された乗算方法に関して工程4及び 5を実行すると同時に、被乗数と乗数とがベースAであ り、日つ該ベースの連続する特性値が該レジスタBから レジスタAに格納される工程、
- 8. 若し、べき指数Eに関する現在のビットが、1であ るか、或いは1に過ぎない場合に、工程7の操作終了 後、請求項1で定義された乗算方法に関して工程4及び 5を実行し、その際、該被乗数がレジスタBの内容であ り、且つ該乗数がベースAである工程、及び
- 9. べき指数Eの全てのビットに付いて、工程7~8の 操作が実行された後に、レジスタBの内容を前記パラメ ータで付加的に乗算し、TD=AE modNとしての最 後の操作に付いての結果を該レジスタBに格納する工程 とから構成されている事を特徴とする請求項19による 繰り返し操作を実行することにより、モジュラ・ベき乗 D¥=AE modNを実行する方法。

【請求項25】 コンピューターCPUと乗算回路を含 む制御手段から構成されている請求項19記載の方法に より、モジュラ・乗算を実行する装置であって、該乗算 回路は、乗数としてのnービットシフトレジスタB、モ ジュラスとしてのnービットシフトレジスタN、本発明 に於いて定義されている値Sとしてのnービットシフト レジスタN、被乗数としてのkービットシフトレジスタ -Ai、本発明に於いて定義されている値JO及びYO としてのkービットレジスタ手段、該レジスタBの内容 と該レジスタAiの内容とを掛け合わせる乗算手段、付 加的なnービット乗算器手段及び加算、減算、多重化及 び遅延手段とを含んでいる事を特徴とする装置。

【請求項26】 該n-ビットレジスタとその他の構成 部分との間の接続、及びラッチ回路以外の構成部分間の 接続は1ビット接続である事を特徴とする請求項25記 載の装置。

【請求項27】 1. べき指数Eをコンピューターの記 憶手段に格納する工程、

- 2. モジュラスを前記レジスタNに格納する工程、
- 3. 前記レジスタSを0に設定する工程、
- 4. 前記した特許出願番号104753に記載された方 法に従って、 40

 $A*=\rho$ (AH) N の乗算操作を実行する工程、 (此処で、Aは、べき乗化されるべきオペランドであり Hは、前記で定義した事前演算パラメータである。)

- 5. 該A*を該ベースレジスタBに格納する工程、
- 6. 該ベースレジスタBの内容に対して二乗演算操作を 実行する工程、
- 7. 該べき指数Eを左にシフトさせる工程、
- 8. 第1番目の1ビットに先行するそれらの0ビットを 無視すると共に、該べき指数Eと第9及び10の操作を 行する為のビットに続く全てに対して、第1番目の1ビ 50 実行する為のビットに続く全てに対して、第1番目の1

6

手法の3つめは、フィリップ社製の電子部品「83C8 52 (条件付きのアクセス・アプリケーション用の機密 保持機能付きの8ビット・マイクロコントローラ)」

{1990年8月にアインホーヘン (Einhoven) にて発 表) により実行される方法である。なお、これ以降は、 上記の3つめの方法は、単にフィリップの方法とよぶこ ととする。

【0006】上記のような基本的なアーキテクチュア は、任意のマイクロコントローラの設計に際し集積化が 可能であり、かつ、メモリへのマッピングが可能である 10 ような機器に適用される。さらに、この種の機器はま た、コマンドおよびオペランドを常時ロードし、かつ、 最終的な応答結果を取り出して転送することが必要なマ イクロコントローラと並列に動作することも可能でなけ ればならない。

【0007】このような要求に対する新奇な解は、2つ の直列/並列式の乗算器のみを用いると共に、完全な直 列形のパイプライン方式のアプローチを採用することで ある。このようなパイプライン方式のアプローチを採用 することにより、シリコンの面積を節減することが可能 20 になる。現在一般に用いられている周知の技術によれ ば、メモリ付きのマイクロコントローラを有すると共に 上記の解を完全に満足するような装置を、4×4.5× 0. 2の大きさの電子系回路上に集積化することが可能 である。このようにして得られる電子系回路は、ISO 7816の規格を満足するものである。ここで、ISO とは、国際標準化機構 (International Organization f · or Standardization) の略号であり、認証カード、すな わち、集積回路カード(ICカード)において特定され る。上記ISOの中のISO7816は、下記の3つの 部分から構成される。

【0008】 ①第1部…ISO7816-1(物理特 性)、1987年制定

②第2部…ISO7816-2 (接点の位置の寸法)、 1988年制定 *

③第3部…ISO/IEC7816-3 (電子信号およ び通信プロトコル)、1989年制定

なお、これ以降は、これらの3つの部分を併せて ISO 7816とよぶこととする。

【0009】本発明は、モントゴメリにより開示された 40 数学的な革新事項に基づいて上記の新奇な解のアーキテ クチュアを実現することに向けられている。本発明で は、後述するように、モジュラ・ベき乗の遂行に要求さ れる時間を、公知の処理方法およびモントゴメリの方法 を用いた場合に必要な処理時間の半分の時間とほとんど 変わらない値にまで減らすために、幾つかの変形や、改 良や、機能的な方法が提供される。

【0010】ここで、本発明のモジュラ・乗算およびモ ジュラ・ベき乗を遂行する装置および方法を述べる前

とする。

数学上の定義。一般的な法則および処理方法

10

素数および複合形基本モジュールからなる数の領域にお いて、我々は、AおよびBを、それぞれ被乗数および乗 数として定義する。さらに、通常は、AまたはBよりも 大きい数としてNを定義する。ただし、場合によって は、Nは、Aよりも小さい数になり得る。さらに、A、 BおよびNの各々を、m×k(積の記号は、×の代わり に、・または*で表すこともある)=nビット長のオペ ランドとして定義する。各kビットのグループは、キャ ラクタとよばれる。それゆえに、A、BおよびNの各々 は、mキャラクタ長のオペランドから構成される。ここ では、モジュラ・乗算およびモジュラ・ベき乗の最初の 遂行過程の理解と、1ステップ毎にモジュラ・乗算およ びモジュラ・ベき乗を遂行する手続の説明を容易にする ために、我々は、A、BおよびNの各々を、512ビッ ト長 (n=512) のオペランドとして定義する。 さら に、kを32ビット長に設定する。この32ビットは、 現在、乗算器のコストに見合ったkの長さとみなせる。 さらに、m=16としてmの値を設定する。このmの値 16は、一つのオペランドにおけるキャラクタの数であ り、かつ、512ビットのオペランドに対する2乗ルー プまたは乗算ループの繰り返しの回数である。この場 合、明らかに、いずれのオペランドも整数である。

【0011】さらに、我々は、モジュールの数の合同を 表すために、記号"≡"を使用する。例えば、16≡2 mod 7と記載されている場合、16が2モジュロ7と 合同であり、かつ、16を7で割ったときの剰余が2で あることを意味する。また、YmodN≡XmodNと 記載されている場合、XおよびYの両方が、Nよりも大 きい可能性がある。さらに、XおよびYが正であるとき は、それぞれの剰余は同一の値になるであろう。さら に、Yが負の整数である場合に、Yの合同はY+uNで 表されることに注意すべきである。この場合、Yの合同 がNよりも小さい値であるならば、uは、Yの合同を正 の値にするための最小の数として設定されるであろう。 【0012】さらに、我々は、より限定された意味にお

ける合同を表すために、記号 "¥". を使用する。ここで 述べる処理過程においては、各種の値は、度々、望まし い値か、または、望ましい値とモジュールとの和にな る。例えば、X¥2mod7と記載されている場合、X は、2または9のいずれかに等しい。このときに、X は、2mod7に対し限定された合同を有するものとし て定義される。

【0013】さらに、X=AmodNと記載されて場 合、我々は、AをNで割った場合の剰余としてXを定義 する。例えば、3=45mod6のように表される。数 の理論においては、モジュラ・逆数が基本的な概念にな る。例えば、Xのモジュラ逆数は、X-1と表される。こ に、一般的な計算の数学について大まかに説明すること 50 の場合、モジュラ逆数 X^{-1} は、 XX^{-1} modN=1の関

係式により定義される。もし、Xの値が3に等しく(X =3)、かつ、Nの値が13に等しければ(N=1 3)、 X^{-1} の値は9になる($X^{-1}=9$)。すなわち、積 3・9を13により割った値は1になる。

【0014】この場合、参照すべきビット、キャラクタ および全オペランドの値の最上位または最下位を表示す るために、頭字語MSおよびLSがそれぞれ使用される ことがある。本明細書中で、Nは、値N、および、この 値Nを含むシフトレジスタの名前の両方を意味してい る。AおよびNは、べき乗処理の全過程を通して一定の 値である。さらに、Aは、べき乗処理がなされるべき数 の値である。べき乗処理の最初の繰り返し動作において は、BはAに等しい。Aはまた、累算された値が存在す るレジスタの名前でもある。この場合、累算された値 は、最終的に、べき乗処理の望ましい結果に等しくな る。Sは、一時的な値を示すと共に、値Sに対し限定さ れた合同(¥)の関係を有する値が記憶されるようなレ ジスタを示す。S(i-1)は、i回目の繰り返し動作 の始まりにおけるSの値を意味する。So は、S(i) の値の最下位(LS)のキャラクタを示す。

【0015】ここで、我々は、ρ領域(この "ρ" はべ クトルで表示すべきものであるが、電子出願の形式で は、ρをベクトルにて表示することができないので、や むを得ず通常のギリシャ文字で表示することとする)に おける乗算ρ (A·B) Nの処理過程を簡単に説明す る。なお、乗算ρ(A·B) Nの詳しい定義は、後ほど 行うこととする。

[0016] このp(A·B) N以外の記号は、算術計 算の中で通常使用されるものである。

モントゴメリ方式のモジュラ・乗算

モジュラ・乗算A・BmodNを遂行するための古典的 なアプローチにおいては、積A・Bの剰余は、除算処理*

 $P \cdot 2 = A \cdot B + Q \cdot N$

【0020】この式(1)は、最下位のnビットの値が0 になるような2 n ビット長の表現が可能であることを意 味する。ここで、I・2n がImodNと合同である $(I \cdot 2^{n} \equiv I \mod N)$ と仮定する。この場合、I は すべての奇数のNに対して存在する。前述の式(1)の両※

 $P \cdot I \cdot 2^* \equiv N ; (\hbar \hbar U, I \cdot 2^* \equiv I \mod N)$

【0022】また一方で、式(1)の左辺では、下記の式 40★【0023】

(3) に示すような合同の関係が導き出される。

 $A \cdot B \cdot I + Q \cdot N \cdot I = AB \cdot I \cdot mod N$;

 $(ttl, Q \cdot N \cdot I \equiv 0 \mod N)$ (3)

【0024】この結果、前述の式(2) および式(3) より ☆【0025】 【数4】 下記の式(4)が導き出される。

 $P \equiv A \cdot B \cdot l \mod N$

(4)

【0026】残念なことではあるが、この式(4) より、 ρ領域の乗算が実行される度に寄生因子(寄生関数)I が導入されることがわかる。ここで、ρ演算子を下記の 50 式(5) のように定義する。 [0027]

【数5】

*を利用することにより計算される。しかしながら、この ような除算動作を実行することは、乗算動作を実行する ことよりも難しい。

12

【0017】モントゴメリのモジュラ・縮小法を用いる ことにより、上記の除算処理は、実質的に、前もって計 算された定数を使用した乗算処理に置き換えられる。モ ントゴメリの関数ρ (A·B) Nは、ρ領域内で積A· Bの乗算モジュロNを遂行する。ρ領域から通常のモジ ユールの領域への検索処理は、ρ(A·B) Nの結果と 前もって計算された定数Hをもとにρを規定することに より遂行される。ここで、Pがρ(A·B) Nと合同で ある場合 (P≡ρ (A·B) N)、ρ (A·B) NはA ·BmodNに等しくなる (ρ (A·B) N=A·Bm odN)。それゆえに、ρ領域での2つの乗算処理によ って通常のモジュラ・乗算がなされることになる。

【0018】効果的なモジュラ・縮小法を使用する意図 は、nビット長および2nビット長のオペランドに対す る一連の乗算および除算動作を回避することにある。こ のような乗算動作および除算動作の回避は、元の値がn 20 ビット長であってかつ最高値が n ビット長の最終結果を 生成するようなオペランドに対し一連の乗算、加算およ び減算を実行することにより実現される。上記のような モントゴメリの指針を証明するために、我々は、所定の A、B、および奇数のN(この奇数のモジュールは、常 に、単純な大きな素数かまたは複合形の大きな素数のい ずれかである)に対し、次のようなQが最終的に存在す ることに注意すべきである。すなわち、A·B+Q·N が、最下位のnビットの値がOになるような数になると いう条件を満足するQが存在することである。さらに詳 30 しくは、このような条件を下記の式(1) に示す。

[0019]

【数1】

(1)

(2)

※辺に I を掛けることにより、式(1) の左辺では、下記の 式(2) に示すような合同の関係が導き出される。

[0021]

【数2】

【0044】この式(13)により、定数」が求まる。ここ で、JはNのみの関数なので、前もって計算された定数 となる。さらに、明らかなことではあるが、我々は、N よりも小さい正の値のJを選定しなければならない。こ れまでの説明より当業者にとっては明らかなように、上 記の処理過程において、所定のA、B、N、および、前 もって計算された定数に対し、3つの乗算処理と、1つ の加算処理と、最高の減算処理とを遂行することによっ てρ (A·B) Nが得られる。さらに、このようにして 得られた結果と、同じような処理過程と、前もって計算 10 的少ない電子装置による処理が可能になる。 された定数H(モジュールNの関数)とを用いることに より、A・BmodNが求められる。この場合、AはB に等しくなるので、モジュラ・算術計算により2乗また は乗算を行うための装置に対し、このような演算子を使 用することが可能になる。

【0045】インタリービング方式によるモントゴメリ のモジュラ・乗算

J。≡ーN。 mod 2 (J。は、Nが奇数のときに存在)

【0048】ここで、前述のモントゴメリのインタリー テップ5)を遂行することによって、次のような初期条 件の下でm回の繰り返し動作の後にρ(A·B)Nが規 定される。本発明の回路は、これらの複数のステップを 並列方式により実行する。

*前述のセクションにおいては、すべてnビット長の複数 のオペランド、および、2n+1ビットの記憶領域が要 求される複数の計算結果に対して乗算を必要とするよう なモジュラ・乗算の方法を述べてきた。ここで、さら に、モントゴメリのインタリービング方式による縮小法 (既に記載済みのデュッセの論文に記述されている) を. 利用することにより、より短いオペランド、レジスタ、 およびハードウェア乗算器を用いた乗算動作を実行する ことができる。この結果として、論理ゲートの数が比較

【0046】さらに、 kビットの乗算器を用いることに より、kビット長のキャラクタを定義することが容易に 行える。この場合、nビット中にm個のキャラクタが存 在する $(m \cdot k = n)$ 。 Jの最下位の文字としてJ0 を 定義することにより、下記の式(14)が導き出される。

【数14】

※初期条件:S(0)=0(最初(1回目)の繰り返し動 ビング方式による縮小法を用い下記のステップ1)~ス 20 作の始まりにおけるSに対し限定された合同の関係を有 する値)

> [0049] 【数15】

[0047]

For i = 1, $2 \cdot \cdot \cdot m$:

1) $X = S(i-1) + A_{i-1} \cdot B$

 $\{A_{i-1} \text{ dAo}(i-1)$ 备目のキャラクタ;

S(j-1)はi回目の繰り返し動作の始まりに

おけるSの値を示す

value

2) $Y_0 = X_0 \cdot J_0 \mod 2$

(積义。・J。中の最下位のkビット)

- 3) $Z = X + Y_0 \cdot N$
- 4) $S(i) = Z/2^{k}$

(2中の最下位のkビットは常に0であり、それゆ

えに乙は常に2 により割り切れる)

5) $S(i) = S(i) \mod N$

(Nは、Nよりも大きいS (i) から引かれる)

最終的に、最後の繰り返し動作において、

 $C = S (m) = \rho (A \cdot B) N$

(15)

【0050】ここで、ステップ5)の除算処理は、乙中 の最下位のkビットが常にOである場合の右方向へのk ビットのけた移動(シフト動作)に相当する。または、 除算処理回路に見られるように、Z中の最下位のkビッ トが単純に無視される。上記のように、最後の繰り返し 動作の後に、式(15)が得られる。あるいは、必要に応じ 50 て、Nを引いた後に式(15)が得られる。F=A・Bmo dNを導き出すために、我々は、ρ領域におけるρ(C ・H) Nの計算を実行しなければならない。

【0051】ここで、我々は、すべてのS(i)に対 し、S (i) の値が2Nよりも小さいことを証明する (モントゴメリの証明には含まれていない)。ここでの

16

```
P \equiv A \cdot B \cdot 1 \mod N \equiv \rho (A \cdot B) N
```

.(5)

(6)

14

【0028】さらに、式(5)のPを、"ρ領域における AとBとの乗算"とよぶこととする。ρ領域からの検索 処理は、下記の式(6)に示すように、P・Hに対しρを* *演算することにより遂行される。 【0029】

:うに、P・Hに対しρを* 【数6】 ρ(P・H)N≡A・BmodN;

))

【0030】この式(6) のような合同の関係におけるP を式(4) のPで置き換えることにより、Hの値が導き出

※ 【0031】

値が導き出 【数7】

される。この経過を下記の式(7)に示す。 ※

 $\rho (P \cdot H) N \equiv (A \cdot B \cdot I)(H)(I) \mod N;$

(A·B·I+P: H+H: 1+すべての乗算動作は

寄生関数 [を発生する]

【0032】ここで、Hが、 I^2 の逆数と合同である場 \bigstar 【0033】 合、式(7) は有効となり、下記の式(8) が成立する。 \bigstar 【数8】

 $H = I^{-2} m o d N = 2^{2n} m o d N$

(8)

(HはNの関数であり、Hパラメータとよばれる)

【0034】A・Bに対しρ演算子を規定するために、 ☆(9) が成立する。 前もって計算された定数Jを用いて下記のステップ1) 【0035】 からステップ5)までの処理を遂行することとする。こ 20 【数9】 の場合、最終的に、ステップ5)において、下記の式 ☆

1) $X = A \cdot B$

2) Y=(X·J) mod 2* (最下位のn ピットのみ必要)

3) $Z = X + Y \cdot N$

4) S=Z/2° (Jに対する条件を満たすために、Zが2°に より割り切れるようにすることが必要となる)

5) P¥SmodN (もしS≥Nであれば、SからNが引かれる)

最終的に、ステップ5)において、

 $P \Psi \rho (A \cdot B) N$ (9

 $\{N \in \mathcal{B} : A \in \mathcal{$

【0036】これらの処理に続き、下記の式(10)が導き ◆【0037】 出される。 ◆ 【数10】

Y=A·B·Jmod2* (nビット中の最下位ビットのみ使用)

(10)

【0038】さらに、下記の式(11)が導き出される。 *【数11】

[0039]

 $Z = A \cdot B + (A \cdot B \cdot J \mod 2^{\circ}) \cdot N$

(11)

【0040】ここで、Zが2ⁿ (Zの最下位のnビット ※【0041】が0でなければならない)により割り切れるためには、 【数₁2】下記の式(12)に示す合同が存在することが必要である。※

 $(A \cdot B + (A \cdot B \cdot J m \circ d 2^n) \cdot N) m \circ d 2^n \equiv 0$

(12)

【0042】さらに、この式(12)のような合同が存在す ★ばならない。 るためには、N・Jmod2ⁿが-1と合同であること 【0043】 が必要である。すなわち、下記の式(13)が成立しなけれ★ 【数13】

 $J = -N^{-1} \text{ m o d 2}$

(13)

18 .

処理過程に使用されるオペランドに対し、下記の式(16) のような3つの不等式が成立することに注意すべきであ る。

*【0052】 【数16】

S(i-1) < N; $B < N and A_{i-1} < 2^{i}$ (16)

【0053】 (これらの不等式中の最初の2つは、S (i-1) およびBがNに等しいかまたは大きい場合 に、繰り返し動作の始まりにおいて、これらのS (i-1) およびBからNを引いたときに成立する。さらに、

 2^k が、最上位 (MS) のビットが1であるようなk+%

%1ビット長の数であり、かつ、 A_{i-1} がkビット長のオペランドである場合に、3つめの不等式が成立する。) 定義により、上記の式(17)が成立する。

【0054】 【数17】

S(i) = Z/2 (域算が可能な最後の部分におけるSの値)

(17)

【0055】前述の一揃いの式において置換を行うこと ★【0056】 により、下記の式(18)が成立する。 ★ 【数18】

 $Z = S (i-1) + A_{i-1} \cdot B + (X_0 \cdot J_0 \mod 2) N$

(18)

【0057】ここで、式(18)における各要素の最高値を 取り入れることにより、下記の式(19)のようなZに関す る不等式が成立する。 ☆20

☆【0.058】 【数19】 20

 $2 < (N-1) + (2^{k}-1) \cdot (N-1) + (2^{k}-1) \cdot N$ $= 2^{k} N + 2^{k} N - N - 2^{k}$ (19)

【0059】この不等式より、下記の式(20)が確実に成立する。

◆【0060】 【数20】

(20)

z < 2 ' · N + 2 ' · N 【0 0 6 1】ここで、式(20)の不等式の両辺を 2 ^K で割

で割 *【0062】 * 【数21】

Z/2" < N + N

XX = 1 }

(21)

例1

<u>イン</u>タリービング方式によるモジュラ・乗算

ることにより、式(21)が得られる。

16進法のモードの手動形計算機を使用することにより、インタリービング方式によるモジュラ・乗算を利用した計算の有効性が容易に証明される。まず初めに、16進法のフォーマットを用いて次のように数を設定する。

【0064】N=a59 (モジュロ)、A=99b (乗 40数)、B=5c3 (被乗数)、n=12 (Nのビット

タの大きさでもある)、および、m=3 $(n=k\cdot m)$ さらに、 $J_0=7$ $(7\cdot 9=-1\,m\,o\,d\,1\,6)$ 、および、 $H=2^{2x12}m\,o\,d\,a\,5\,9=4\,4\,b$ が設定される。 【0065】ここで要求される結果は、 $F=A\cdot B\,m\,o\,d\,N=9\,9\,b\cdot 5\,c\,3\,m\,o\,d\,a\,5\,9=3\,7\,5\,8\,1\,1\,m\,o\,d\,a\,5\,9=2\,2\,0\,16$ である。インタリービング方式によるモジュラ・乗算を利用した計算の処理過程を下記に示す。

初期条件:S(0)=0

[0066]

【数22】

```
20
```

```
初期条件 S (0)=0
```

ステップ1 $X = S (0) + A_0 \cdot B = 0 + b \cdot 5 c 3 = 3 f 6 1$ $Y_0 = X_0 \cdot J_0 \mod 2^* = 7$ $Z = X + Y_0' \cdot N = 3 f 6 l + 7 \cdot a 5 9 = 8 7 d 0$ $S (1) = Z/2^* = 8 7 d (N よりも小さい)$

ステップ2 $X = S(1) + A_1 \cdot B = 87d + 9 \cdot 5c3 = 3c58$ $Y_0 = X_0 \cdot J_0 \mod 2^* = 8 \cdot 7 \mod 2^* = 8$ $Z = X + Y_0 \cdot N = 3c58 \div 52c8 = 8f20$ $S(2) = Z/2^* = 8f2(Nよりも小さい)$

X = S(2) + A, B = 8 f $2 + 9 \cdot 5$ c 3 = 3 c c d $Y_0 = d \cdot 7$ mod $2^4 = b$ $Z = X + Y_0 \cdot N = 3$ c c d + b + a 5 9 = a e a 0 $S(3) = Z/2^4 = a$ e a, a + s S(3) > N.

S (3) = a e a - a 5 9 = 9 1 ゆえに、C = ρ (A · B) N = 9 1 10

[0067]

* *【数23】

ρ 領域の検索は、ρ (C・H) Nを計算する ことにより遂行される:ここで、再び初期条件 S (0) = 0を設定する

ステップ1 $X = S (0) + C_0 \cdot H = 0 + 1 \cdot 4 \cdot 4 \cdot b = 4 \cdot 4 \cdot b$ $Y_0 = d$ $Z = X + Y_0 \cdot N = 4 \cdot 4 \cdot b + 8 \cdot 6 \cdot 8 \cdot 5 = 8 \cdot a \cdot d \cdot 0$ $S (1) = Z / 2^{\circ} = 8 \cdot a \cdot d$

X = S(2) + C, H = 2 f 5 + 0 · 4 4 b = 2 f 5 Y • = 3 Z = X + Y • N = 2 f 5 + 3 · a 5 9 = 2 2 0 0 S(3) = Z/2 · = 2 2 0 ...

【0068】最終的に得られた値は、99b・5c3m oda59であり、前述の要求される結果に一致する。上記の乗算動作の有効性は、各ステップにおいて最下位の0のkビットを無視する場合には、基本的に、上位の nビットに対し2k を掛けることになることを我々が認識したときに、直観的に理解することができる。さらに、各ステップにおいて、乗数のi番目の部分は、2ikにより乗算される数である。このような乗算処理により、上記の部分は、S(i)と同じランクになる。

【0069】モントゴメリの機器における1つの乗算処 理過程内のモジュラ・縮小法

例えば、NISTのディジタル記号の標準化や、中国式の剰余定理を用いたモジュラ・べき乗のような多くの暗号化過程では、第2のモジュロよりも大きい(大抵の場合、2倍よりも大きい)数を減らすことが要求される。これらのモジュラ・縮小法は、インタリービング方式による1つのモジュラ・乗算処理過程において効果的に実50 行され得る。このモジュラ・乗算処理過程は、本発明に

23

初期条件: S (0) = 0. A = t = 0 a f 5 9 b.

B = R = 141d, N = q = 2b13

 $Y_c = X_0 \cdot J_0 \mod 2^k = 8 \text{ f} \cdot e 5 \mod 2^k = e \text{ b}$

 $Z = X + Y_0 \cdot N = c 2 d 8 f + e b \cdot 2 b 1 3$

= 3 3 b 8 0 0

S(1) ¥Z/2* modN=33b8 (Nよりも大きい)

S(1) = 33b8 - 2b13 = 8a5

 $X = S(1) + A_1 \cdot B = 8 \cdot 25 + 15 \cdot 14 \cdot 1d$

= 134866

 $Y_0 = X_0 \cdot J_0 \mod 2^4 = 66 \cdot E5 \mod 2^4 = 3e$

 $Z = X + Y_0 \cdot N = 134866 + 3e \cdot 2b13$

= 1 d b 7 0 0

S(2) = 2/2 mod N = 1 d b 7

x = x = x + 1 x = x + 2 x = x + 3

= e 6 d 9

 $Y_0 = d \cdot 9 \cdot e \cdot 5 \cdot m \cdot o \cdot d \cdot 2^{\cdot 8} = 1 \cdot d$

 $Z = X + Y_{\bullet} \cdot N = e \cdot 6 \cdot d \cdot 9 + 1 \cdot d \cdot 2 \cdot b \cdot 1 \cdot 3 = 5 \cdot c \cdot 8 \cdot 0 \cdot 0$

 $S(3) = Z/2^{n} \mod N = 5 c 8$

【0077】最終的に、前述のように、 t m o d g が 5 c 8に等しいことが確認される。

べき乗

ここでは、D. ヌース (Nuth) 著による「コンピュータ ・プログラミングの技術(The Art of Computer Progra 30 本発明の装置が、ρ領域内で2乗および乗算の両方を遂 mming)」 (半数学的アルゴリズム (Seminumerical Al gorithms)、第2巻、アディソンーウェスリ (Addison-Wesley) 社、読書協会 (Reading Mass) 、1981年発 行)による処理手順の方法をもとに、モジュラ・ベき乗 を遂行するための2乗および乗算の処理手順を説明す *

 $C = A^{E} \mod N$

【0080】この式(26)の計算処理過程を下記に示す。 ここで、E(i)は、指数Eに対し2進法のビット表示 を行ったときのi番目のビットを示す。このi番目のビ ットは、インデックスが1の最上位のビットで始まり、

*る。なお、これ以降は、上記の方法をヌースの方法とよ・ ぶこととする。

【0078】まず初めに、我々は、前のセクションにお いて定数を予め計算していると仮定する。我々はまた、 行することができると仮定する。このときに、我々は下

[0079]

【数26】

(26)

記の式(26)のような計算を行うこととする。

インデックスがqの最下位のビットで終わる。

[0081]

【数27】

係る機器や、モントゴメリのアルゴリズムへの機能的な 拡張を利用している。

【0070】前述の幾つかの例では、モジュロの長さであるようなオペランドのnビットが、Nの正確な長さでもあることが暗に示されている。このような関係は、通常のべき乗および乗算に対しては、ひじょうに効果的である。しかしながら、数の大きさの縮小が必要な場合には、第2の定数 $I^{-1}=2^n \mod N$ を使用することが有効である。この第2の定数は、所定の数により乗算されるモントゴメリの数値を縮小することが要求される場合、1つの乗算処理の規模を最小のレベルにまで縮小するものである。上記の定数 I^{-1} は、定数 I^{-1} は、定数 I^{-1} を計算する場合(I^{-1} と同様のメカニズムによって計算される。さらに詳しくいえば、この I^{-1} の計算は、除数 I^{-1} の最上位 I^{-1}

 ρ (A · 1 -1) N = A · 1 -1 · 1 m o d N = A m o d N

【0073】例2

インタリービング方式によるモントゴメリの縮小法 tがモジュロqに縮小され得ること(t modq)を 証明するために、乗数レジスタの長さが、qの長さより 20 も大きくなるように設定する。ここで、最初に記憶され るtは、24ビットの長さを有する。

【0074】さらに、ワードの長さ(機器の乗数の大き さ)が8ビットであるとし、かつ、次のような変数を仮 定する。

n = 24, k = 8, t = 0 af 59b, q = 2 b 13.

*のビットにおいて1のビット値が存在するように、除数のオペランドの最上位の部分にモジュールNを配置することにより実行される。ここで、けた移動/試行減算の回数は、明らかにn÷I-Lでなければならない。ただし、Lは、Nが関係するビットの数である。この場合、I-1は、Lビット長のオペランドになることに注意すべきである。

 $[0\ 0\ 7\ 1]$ 上記の前提条件を証明するために、まず初めに、我々は、 $A\cdot B\bmod N$ (ρ ($A\cdot B$) N) に対 するモントゴメリの乗算処理によって $A\cdot B\cdot I\bmod N$ と合同の関係を有するものが生成されることを繰り返し述べる。Bが I^{-1} に等しい($B=I^{-1}$)と仮定した場合、下記の式(24)が成立する。

[0072]

【数24】

(24)

および、R=I⁻¹=2²⁴modq=141d 単純な除算の計算処理を用いて比較を行うことにより、 tmodqが5c8に等しいこと(tmodq=5c 8)がわかる。このような処理過程を下記に示す。

【0075】この場合、一回のモントゴメリの乗算処理 において縮小および検索が遂行されることに注意すべき である。

[0076]

【数25】

 $a \rightarrow B = A$

FORj = 2TOq

- B¥ρ(B·B)N a)
- B ¥ ρ (B·H) N (上配のステップα), b) は、 B¥B'modNに相当する)

1F E (j) = 1 THEN

- B¥ρ (B·A) N a) '
- B¥ρ (B·H) N (上記のステップa)′, b)′は、 b) '

B学B・AmodNに相当する)

【0082】各ステップから次のステップに移行する際 に、BがNに等しいかまたは大きい場合には、常に、B からNが引かれる。最後の繰り返し動作の後に、Bの値 は、AE modNに対し限定された合同の関係を有する ようになる $(B Y A^E mod N)$ 。本発明の回路を用い てモジュラ・ベき乗を遂行する場合に、より効果的に利 用され得るような特許権を有する複数のプロトコルが存 在する。ここで、我々は、本発明で述べる方法におい て、通常のべき乗処理の速度が2倍になるような2つの 20 暗号化プロトコルを挙げることとする。

【0083】1つめの暗号化プロトコルは、R. L. リ ベスト (Rivest) 他著の「ディジタル記号および公開キ 一暗号化システム (A Method for Obtaining Digital S ignatures and Public Key Cryptosystems) J (ACM 委員会 (Comm. of the ACM) 、第21巻、120~12 6頁、1978年発行)に記載されている。なお、これ 以降は、上記の1つめのプロトコルを、RSAの方法と よぶこととする。2つめの暗号化プロトコルは、W. デ イッフィ (Diffie) およびM. E. ヘルマン (Hellman) 著の「暗号手法に関する新しい指針 (New Direction s in Cryptography)」(情報理論のIEEE議事録(I EEE Trans. on Inform. Theory) , VOL. IT-2 2、644~654頁、1976年発行) に記載されて. いる。なお、これ以降は、上記の2つめのプロトコル を、ディッフィーヘルマンの方法とよぶこととする。こ れらの2つの方法においては、一定の指数を用いて大部* *分の難しいべき乗が遂行される。

【0084】次のセクションで述べる方法(ρ領域から の検索のために効果的な方法)は、一定の指数を使用す ることによって計算処理に必要な計算時間を減らすこと に言及する。この方法が用いられた場合、前述のステッ プb) ' のべき乗処理過程(すべての ρ (A·B) Nの 乗算処理) が取り除かれる。さらに、べき乗処理に関す るq回目の繰り返し動作の後に得られるBの最終値が、 モントゴメリのρ領域において、前もって計算された定 数Tにより乗算される。

【0085】上記の暗号化プロトコルに従事する人々に とっては、中国式の剰余定理(前述のヌースの文献中に 記述されている)を用いた回路によってRSAの記号を 運用することにより、計算時間が70%より小さい値に まで節減され得ることは、明らかなことである。

ρ領域からの検索のために効果的な方法

ここでは、前述のセクションのべき乗処理および乗算処 理のプロトコルが改善され得る。さらに、繰り返し動作 がなされる間に、新たに前もって計算された定数Tを取 り入れることにより、ρ領域内での乗算の回数を減らす ことが可能になる。この場合、Tは、モジュロNおよび 指数Eの関数である。このような方法を、下記の処理過 程に示す。

[0086]

【数28】

 $T = (2^{n})^{\Sigma} \mod N = (1^{-1})^{\Sigma} \mod N$ 227, $\Sigma = 2q^{-1} + E \mod 2q^{-1}$

qは、Eに関連するビットの数を示す(最後部の0の部分は無視)

【0087】この場合、モジュラ・ベき乗は、下記の手 順にて遂行される。

[0088]

【数29】

初期条件: B = A

> FORi = 2TOqB¥ρ (B·B) N

> > IF E(i) = 1 THEN

B¥ρ(B·A) N

END' FOR

 $B \neq \rho (B \cdot T) N$

* 【0089】 ここで、各ステップから次のステップに移 行する際に、BがNに等しいかまたは大きい場合には、 常に、BからNが引かれることを再び仮定する。さら に、 ρ 領域内でのすべての乗算は、同じ因子 I によるモ ジュラ·乗算(例えば、ρ(X·Y)=X·Y·Imo dN)に相当する点に再び注意すべきである。

[0090]例3

この例3は、AE modNの計算におけるTの有用性を 証明し、かつ、Tの定義を明らかにするためのものであ

10 る。この例3の処理過程を下記に示す。

[0091] 【数30】

n = 4 および $E = 5 = 0 \mid 0 \mid 1$ と仮定し、さらに、q (Eの最後部の 0を無視した後)を3に設定すると、

E(1) = 1 : E(2) = 0 : and E(3) = 1.

次のように、Tが前もって計算される

 $T = (2^{n})^{\Sigma} \mod N = (I^{-1})^{\Sigma} \mod N$ $\Sigma = 2 q^{-1} + E m o d 2 q^{-1} = 2^{a-1} + 5 m o d 2^{a-1}$

ゆえに、

 $T = I^{-b} m o d N$

【0092】さらに、下記の処理過程を遂行する。

※【数31】

[0093]

初期条件:

B = A

j = 2, E (2) = 0

 $B \equiv \rho (B \cdot B) N = A^2 \cdot i \mod N$

i = 3. E (3) = 1

 $B \equiv \rho \ (B \cdot B) \ N \equiv B^2 \equiv A^4 \cdot I^2 \cdot I \mod N$

 $B \equiv \rho (B \cdot A) N \equiv A^4 \cdot l^3 \cdot A \cdot l mod N$

最終的に、

 $B \neq p (B \cdot T) N = A^s \cdot l^4 \cdot l^{-s} \cdot I \mod N$

 $\equiv A^5 \mod N$

【OO94】AEを計算するために、次のようなステッ プが続けて実行される場合には、ペラメータTの導入が 40 回避され得る。ここで、我々は、前もって計算されたモ ントゴメリの定数が存在すると仮定し、かつ、本発明の 装置が、P領域内で2乗および乗算の両方の処理を遂行 すると仮定することにより、下記の計算を実行する。

 $[0095] C = A^{E} \mod N$

この場合、E(j)は、指数Eに対し2進法のビット表 示を行ったときのう番目のビットを示す。このう番目の ビットは、インデックスが1の最上位のビットで始ま り、インデックスがgの最下位のビットで終わる。奇数 の指数に対しては、次のような処理過程によりべき乗を 50

遂行することができる。

[0096]

【数32】

A* ¥ρ·(A·H) Ν $B = A \cdot$ FORj = 2TOq - 1

B¥ρ(B·B)N

1F E (j) = 1 THENB¥ p (B · A *) N

ENDFOR B¥ρ (B·A) N C = B

*【0097】各ステップから次のステップに移行する際 に、BがNに等しいかまたは大きい場合には、常に、B からNが引かれる。最後の繰り返し動作の後に、Bの値 は、AE mod Nに対し限定された合同の関係(B¥A E modN)を有するようになる。そして、最終値とし てCが得られる。

30

【0098】また一方で、偶数の指数に対しては、前述 の最後のステップが下記の式(33)によって置き換えられ る。

10 [0099] 【数33】

B¥ρ(B·1)N(B¥ρ(B·A)Nに取って代わる)

【0100】さらに、ここでの処理過程をより明確にす % [0101] 【数34】 るために、下記のような具体例を掲載する。 Ж

> $E = 1 \ 0 \ 1 \ 1 \rightarrow E \ (1) = 1 \ ; E \ (2) = 0 \ ; E \ (3)$ =1; E (4) =1; A 1011 m o d N を求める; Q = 4 $A = \rho (A \cdot H) N = A I^{-1} I = A I^{-1} m o d N$ forj = 2 toq $B = \rho (B \cdot B) N + b A^{2} (I^{-1})^{2} \cdot I = A^{2} \cdot I^{-1}$ が導き出される B = A 2 · 1 -1 E(2) = 0: $B = \rho (B \cdot B) N = A^{2} (J^{-1})^{2} \cdot J$

 $= A^{4} \cdot I^{-1}$ E(3)=1 $B = \rho (B \cdot A^{\bullet}) N$ $= (A^4 \cdot J^{-1})(A I^{-1}) \cdot I = A^5 \cdot I^{-1}$ $B = \rho (B \cdot B) N = A^{10} \cdot I^{-2} \cdot I = A^{10} \cdot I^{-1}$

E(4)が奇数なので、最後の乗算はAに基づいて遂行される。

この結果、寄生関数1つが除去される。

 $B = \rho (B \cdot A) = A^{10} \cdot I^{-1} \cdot A \cdot I = A^{11}$ C = B

【0102】 Hパラメータの計算

不可欠なものであり、かつ、一定の値である。ある種の プロトコルを用いた場合、Hは、比較的大きなコンピュ タで予め計算されるような定数になる。あるいは、他 のプロトコルを用いた場合、Hは、より有効な定数を計 算する際に使用される第1段階のパラメータであるよう な有用性のある定数にもなり得る。この点に関しては、 前述のセクションを参照されたい。

II - 2 ** m o d N

【0105】この式(35)は、Hパラメータが通常の除算

★【0103】通常の通信においては、Hが前もって計算 Hパラメータは、モントゴメリの領域内での計算に際し 40 されることを仮定している。しかしながら、幾つかのプ ロトコル、例えば、RSAにおけるランダムな通信の際 の記号の暗号化に対しては、本発明の装置、例えば、S MARTカードを使用してHを計算することも必要であ

る。Hパラメータは、下記の式(35)により計算される。

[0104]

【数35】

(35)

1ビットと、これに続く最下位のビット値0の2nビッ 動作の剰余であることを意味する。この場合、最上位の 50 ト(2n+1ビット長のオペランド)とから構成される

ビット列が、モジュールの基数Nにより除算されること になる。ビット値1の1ビット、および、ビット値0の ビット列からなる被除数に対し除数Nによる2進法の除 算を遂行することは、Nによる順次の試行減算を実行す ることに相当する。すなわち、上記の除算処理は、最上 位のn+1ビットがNよりも大きい場合に、残りの試行 過程の被除数からNを引くことに相当するものである (下記の例を参照のこと)。

31 .

[0106] この場合、元の被除数は2n+1ビット長 であるが、除算処理により生成される残りの試行過程の*10

*被除数は、明らかに、n+1ビット長を超えることはな い。さらに、最下位のけたが〇になることも明らかであ る。例えば、次のような例を挙げる。すなわち、N=1 $1_{10}=1011_n$ (したがって、Nのビット長は、4に なる、したがって、n=4)のときに、Hを求める例を 挙げる。

【0107】除算の基数を2として、長い除算を手動に より実行する。

[0108]

【数36】

1 0111 1011 | 1 0000 0000 1011

滋算成功 0101 0 ←1回目の丸めの結果

101 1 粒質失敗

101 00 ←2回目の丸めの結果

10 11 滋算成功

10 010 ⊶3回目の丸めの結果

_1 011 減算成功

0 1110 ←4回目の丸めの結果

__<u>1011</u> 越算成功

5回目 ((n+1)回目) の丸めの結果⇔0011=<u>H (10進数の3=剰余)</u>

【0109】最終的に、H=310であることが確認され た。上記の除算処理では、n+1回の試行減算が存在す る。さらに、試行減算により得られる被除数もまた、n +1ビット長になることに注意すべきである。このよう な減算処理の手順は、後述の本発明のハードウェアの説 明箇所で詳しく述べることとする。

[0110] .

【課題を解決するための手段、および、作用】本発明 は、大きな数に対しモジュラ・乗算およびモジュラ・ベ き乗を遂行するための超小形電子系装置に係り、適切な クロック手段および制御手段を有する標準のマイクロプ ロセッサに対するコンパクトな同期式の電子系超小形周 辺機器からなる。

【0111】さらに、本発明この超小形電子系装置は、 各々が細分化される共に、切替制御可能であり、かつ、 前記クロック手段により制御される複数種のシフトレジ スタと、多重化され、かつ、直列/並列形の2つのみの マルチプレクサと、ボロー検出器と、補助的な減算器お よび加算器と、ディレイ・レジスタおよび切替素子とを 備えている。

【0112】このような超小形電子系装置は、モジュラ ・乗算、モジュラ・2乗およびモジュラ・べき乗を同時 処理かつ同期方式により遂行するために、前述のすべて の構成部品を集積化して形成する。好ましくは、本発明 50 モジュラ・乗算、モジュラ・2乗およびモジュラ・べき

の超小形電子系装置は、ハードウェアの乗算、2乗およ びべき乗に対し設計されたモントゴメリの方法をもとに 展開されるような新奇かつ複合形で同期式のハードウェ ア装置により実現される。

【0113】さらに、好ましくは、本発明の超小形電子 系装置は、モントゴメリの方法を展開することにより、 並列動作方式に直列動作方式を取り入れた多数の同時処 理と直列処理との複合形、すなわち、乗算、減算、加 算、記憶形ディレイおよび2kによる除算を遂行する装 置として機能する。さらに、好ましくは、本発明の超小 形電子系装置は、モントゴメリの方法を展開することに より、モジュラ・乗算、モジュラ・2乗およびモジュラ ・べき乗のための多数の直列処理を遂行し、かつ、膨大 40 な内部バスの使用を回避し得る。

【0114】さらに、好ましくは、本発明の超小形電子 系装置は、モントゴメリの方法を展開することにより、 モジュラ・乗算、モジュラ・2乗およびモジュラ・べき 乗のための多数の直列処理を遂行し、一般の1 μ m技術 を用いたSMARTカード用のI.SO7816の標準規 格により規定されるマイクロチップ上に形成される程度 に充分コンパクトである。

【0115】さらに、好ましくは、本発明の超小形電子 系装置は、モントゴメリの方法を展開することにより、

乗のための多数の直列処理を遂行し、基本のアーキテク チュアを変えることなく、特に、デュアルポート・アク セスのためのメモリを再設計することなく、かつ、ファ ームウェアの要求が少ない状態で、1つの内部バスを備 えた任意のマイクロプロセッサにより制御することが可 能である。

【0116】さらに、好ましくは、本発明の超小形電子系装置は、マイクロプロセッサを使用してカスケード形のρ領域内での2乗および乗算の処理手順を規定する。さらに、前記超小形電子系装置は、nビット長のシフトレジスタを含み、かつ、モジュラ・乗算、モジュラ・2乗およびモジュラ・べき乗を遂行する多重化部を備えている。この多重化部内に指数Eを記憶することが不要であるために、この多重化部による制御を簡単にし、また一方で、ほんのわずかな付加的なマイクロコントローラのROMコードしか必要としない。

【0117】さらに、好ましくは、本発明の超小形電子系装置は、Bのレジスタが回転動作を行っている間に、オンザフライ方式により2乗の被乗数を用いてAiのレジスタをロードする結果として、前記Aiのレジスタを 20前記Bのレジスタにより再ロードする際に、マイクロコントローラによりBおよび/またはB-Nの前回の計算処理の最終値が取り出されるおそれが回避される。

【0118】このために、このマイクロコントローラのRAMが節減され、かつ、2乗の繰り返し動作の各々において少なくともnクロック分の実効的なクロック・サイクルを除去することが可能になる。本発明の構成によれば、Z/2kがNよりも大きいか、またはNに等しいかを決定し、たった1回の直列形の減算のみ行うような比較的小さいNオペランドを達成することにより、モントゴメリの方法による簡単な装置から、2つの記憶用レジスタおよび独立の直列形の減算処理が除去されると共に、Z/2k -Nに関する単一の直列形の検出を行うことが可能になる。

【0119】さらに、本発明の構成によれば、3つの同時乗算処理を遂行する際に2つの直列/並列形の乗算器のみが使用されるように、半並列形式で回路の同期をとっている。このために、シリコンを用いた装置において全シリコン領域に対し直列/並列形の乗算器の占める面積の割合が40%に抑えられる。

【0120】さらに、本発明の構成によれば、 kビットのシフトレジスタからなる1つのディジタルのディレイ素子を使用してXの直列形の加算と乗算器の直列結果との同期をとので、直列/並列形の乗算器の積または繰り返し処理が二重に記憶されることが防止される。さらに、本発明の好ましい実施態様においては、シフトレジスタが、 nビット長または n/2 ビット長で構成され、 n/2 の長さのモジュールに対するべき乗が、 nビット長のべき乗に対し必要であろうと思われる実効的なクロック・サイクル期間の1/8より幾分少ない時間で遂行 50

される。

【0121】さらに、本発明の好ましい実施態様においては、オンザフライ方式によりAのレジスタをロードし、かつ、オンザフライ方式によりSのレジスタの内容の大きさを予測し、さらに、オンザフライ方式により一部のオペランドの同期をとることにより、nビットの数の乗算処理ρ(A・B)Nが、実効的なm(n+2k)クロック・サイクルで完全に遂行される。

【0122】さらに、本発明の好ましい実施態様においては、小規模のボロー検出回路が付加され、かつ、制御メカニズムに簡単な付加物が付加されているようなモントゴメリの乗算処理に対し使用されるものと同じ機器の同じレジスタを用い、第2のモードにおいてHパラメータの計算を行うことができる。本発明のモジュラ・乗算を遂行するための方法においては、被乗数A、乗数BおよびモジュロNの各々が、kビット長のmキャラクタから構成され、乗数BはモジュロNよりも大きくない値に設定される。

【0123】前記の方法は、下記のステップにより実行 される。第1のステップで、Hパラメータと、他のパラ メータの少なくとも最下位のキャラクタJ()とを前もっ て計算し、かつ、このキャラクタJ0 をkビットのレジ スタにロードし、第2のステップで、前記乗数Bおよび モジュロNを、それぞれ対応するnビット長のレジスタ にロードし、ここで、n=m・kのように表され、第3 のステップで、nビット長のレジスタSのビット値をす べて0にし、第4のステップで、1番目の繰り返し動作 をm回遂行し、ここで、iは0からm-1までの数であ り、さらに、i番目の繰り返し動作の各々は、以下の動 作を含み、(a)前記被乗数Aのi番目のキャラクタA i を、Ai のレジスタ手段から、レジスタおよびラッチ 手段から選定された記憶手段へ転送し、(b)X=S (i-1) + A (i-1) * B により表されるXの値を生成し、ここで、S(i-1)はSの更新された値であ り、Sの更新は、次のように定義され、

●乗算手段に対し、Bのレジスタを周期的に右方向へシ スト

②直列形式でBをA; により乗算し、

③前記モジュロNを周期的に右方向へシフトし、

40 ②S (i-1) がNよりも大きくない場合、(i-1) 番目の繰り返し動作の後にSのレジスタに記憶される値をS (i-1) の更新された値として決定し、S (i-1) がNよりも大きい場合、直列形式でS (i-1) からNを引くことにより得られる値をS (i-1) の更新された値として決定し、さらに、この結果として得られるS (i-1) の更新された値を設定し、

⑤Sのレジスタを周期的に右方向へシフトし、さらに、 各ビット毎に、乗算A (i-1) * BをS (i-1) の 更新された値に加算し、

(c) X (X₀) の最下位のキャラクタをJ₀ により乗

算し、NおよびXがkクロック・サイクルだけ遅延されている間に、 X_0*J_0 mod 2^k の値を Y_0 のレジスタ手段に入れ、(d) $Z=X+Y_0*N$ のZの値を計算し、この計算は、次のように行われ、

◆ Nのレジスタに対し遅延かつ右方向へのシフトがなされた状態でYoをNにより乗算し、同時に、この乗算結果に対し、前述の周期的な右方向へのシフトがなされ、 ◆ XをYo * Nの値に加算し、

- (e) Zの最下位のキャラクタを無視し、残りのキャラクタをSのレジスタに入れ、このときに、最後の繰り返し動作以外は、 $Z/2^k$ を入れることになり、(f)前述と同様の方法によりS(i-1)の更新された値を決定するために、各ビット毎に $Z/2^k$ とNとを比較し、

【0124】さらに、本発明の方法によれば、被乗数 A と乗数 B とが同じ数である場合に、モジュラ・2乗およびモジュラ・乗算が遂行される。さらに、本発明の方法によれば、D=A^E mod Nにより表されるモジュラ・乗算およびモジュラ・ベき乗が遂行される。さらに、本発明の方法は、

- 1. モジュラスをレジスタNに格納する工程、
- 2. レジスタSを0にセットする工程、
- 3. べき乗化されるべきベースAをレジスタBに格納する工程、
- 4. べき指数Eをコンピューターのレジスタに格納する 工程、
- 5. 該べき指数Eを左にシフトさせる工程、
- 6. 第1番目の1ビットに先行するそれらの0ビットを 無視すると共に、該べき指数Eと第7及び8の操作を実 行する為のビットに続く全てに対して、第1番目の1ビ 40 ットを無視する工程、
- 7. 該ビットのそれぞれに付いて、0か1かに関係なく、上記で定義された乗算方法により該レジスタBの内容を二乗すると同時に、該ベースの連続する特性値が該レジスタBからレジスタAに格納される工程、
- 8. 若し、べき指数Eに関する現在のビットが、1であるか、或いは1に過ぎない場合に、工程7の操作終了後該レジスタBの内容を該ベースAで乗算する工程、及び9. べき指数Eの全てのビットに付いて、工程6~8の操作が実行された後に、D¥=AE modNとしての最

36

後の操作に付いての結果を該レジスタBに格納する工程 とから構成されている。

【0125】さらに、本発明の方法は、

- 1. モジュラスをレジスタNに格納する工程、
- 2. レジスタSをOにセットする工程
- 3. べき乗化されるべきベースAをレジスタBに格納するT程、
- 4. べき指数Eをコンピューターのレジスタに格納すると共に、以下に定義する事前演算パラメータTをコンピューターCPUに格納する工程、

記載の方法。

【0126】5. 該べき指数Eを左にシフトさせる工程、

- 6. 第1番目の1ビットに先行するそれらの0ビットを 無視すると共に、該べき指数Eと第7及び8の操作を実 行する為のビットに続く全てに対して、第1番目の1ビ ットを無視する工程、
- 7. 該ビットのそれぞれに付いて、0か1かに関係なく、請求項1で定義された乗算方法に関して工程4及び 5を実行すると同時に、被乗数と乗数とがベースAであり、且つ該ベースの連続する特性値が該レジスタBからレジスタAに格納される工程、
 - 8. 若し、べき指数Eに関する現在のビットが、1であるか、或いは1に過ぎない場合に、工程7の操作終了後、請求項1で定義された乗算方法に関して工程4及び5を実行し、その際、該被乗数がレジスタBの内容であり、且つ該乗数がベースAである工程、及び
- 9. べき指数Eの全てのビットに付いて、工程 $7\sim8$ の操作が実行された後に、レジス ϕ Bの内容を前記パラメータで付加的に乗算し、 $TD=A^E$ modNとしての最後の操作に付いての結果を該レジス ϕ Bに格納する工程とから構成されている事を特徴とする請求項19による繰り返し操作を実行することにより、モジュラ・ベき乗D ϕ = A^E mod ϕ Nを実行する。

【0127】さらに、本発明の方法は、コンピューター CPUと乗算回路を含む制御手段から構成されている請求項19記載の方法により、モジュラ・乗算を実行する装置であって、該乗算回路は、乗数としてのnービットシフトレジスタB、モジュラスとしてのnービットシフトレジスタN、本発明に於いて定義されている値SとしてのnービットシフトレジスタN、被乗数としてのkービットシフトレジスターAi、本発明に於いて定義されている値JO及びYOとしてのkービットレジスタ手段、該レジスタBの内容と該レジスタAiの内容とを掛け合わせる乗算手段、付加的なnービット乗算器手段及び加算、減算、多重化及び遅延手段とを含んでいる。

【0128】さらに、本発明の方法は、該nービットレジスタとその他の構成部分との間の接続、及びラッチ回路以外の構成部分間の接続は1ビット接続である。さらに、本発明の方法は、

1. べき指数Eをコンピューターの記憶手段に格納する 工程、

- 2. モジュラスを前記レジスタNに格納する工程、
- 3. 前記レジスタSを〇に設定する工程、
- 4. 前記した特許出願番号104753に記載された方 法に従って、 $A*=\rho$ (AH) N の乗算操作を実行する 工程、(此処で、Aは、べき乗化されるべきオペランド でありHは、前記で定義した事前演算パラメータであ る。)
- 5. 該A*を該ベースレジスタBに格納する工程、
- 6. 該ベースレジスタBの内容に対して二乗演算操作を 実行する工程、
- 7. 該べき指数Eを左にシフトさせる工程、
- 8. 第1番目の1ビットに先行するそれらの0ビットを 無視すると共に、該べき指数Eと第9及び10の操作を 実行する為のビットに続く全てに対して、第1番目の1 ビットを無視する工程、
- 9. 該ビットEのそれぞれに付いて、0か1かに関係な く、上記で定義された二乗方法による工程4及び5の操 作を実行する工程であって、該被乗数と該乗数とが共に 20 該レジスタBから派生されるものであり、且つ該モント ゴメリー乗算器に於ける連続する特性値が該レジスタB からレジスタAiに格納される工程、
- 10. 若し、べき指数Eに関する現在のビットが、1で あるか、或いは1に過ぎない場合に、工程9の操作終了 後、前記で定義された二乗方法に関して工程4及び5を 実行し、その際、該被乗数がレジスタBの内容であり、 且つ該乗数がベースA*である工程、及び
- 11. べき指数Eの全てのビットに付いて、工程8~1 0の操作が実行された後に、レジスタBの内容を前記オ リジナルベースAで付加的に乗算し、D $Y=A^Emod$ Nとしての最後の操作に付いての結果を該レジスタBに 格納する工程とから構成されている。

【0129】さらに、本発明の方法は、平均有効長がn /2ビットである2つの数値に付いて従来の乗算を実行 する方法で有って、該乗算方法は、該請求項19に於い て定義されている乗算方法により該数値に対してモジュ ラ・乗算処理を実行するもので有って、該モジュラ、 N、は全てが"1's" (fffffff.....fff) で構成さ れたnービット数で、JOから1に対応するものであ り、被乗数をレジスタBに格納し且つ請求項1に於いて 定義されている乗算方法に従ってAを取り扱うものであ り、Nは、全て1によりプリローディングレジスタNの 手段によるか、或いは一連の"ハード"1を出力する為 のNを出力するマルチプレクサーをセットすることによ り、該Nは全て1と成りうるものである。

[0130]

【実施例】本発明のモジュラ・乗算およびモジュラ・ベ き乗を遂行する超小形電子系装置ならびにその遂行方法 は、添付図面(図1~図9)を参照しながら、本発明の 50 ぞれ受け入れる3つのレジスタを示すものである。レジ

好ましい実施例を具体的に説明することにより、より良 く理解されるであろう。これらの添付図面は、本発明の 装置を全体的に理解するために必要な複数種の論理的概 念を示すものである。すべての場合において、クロック 信号に従い回路が動作する。そして、リセット信号があ る場合には、このリセット信号は、回路を零の状態にす ることを目的としている。

【0131】以下、図1~図9の添付図面を参照しなが ら、本発明の実施例を詳細に説明する。図1は、本発明 の一実施例の装置構成を示すブロック図である。ここで は、本発明の装置が集積化されたモノリシック回路のブ ロック図が例示されている。図1において、多重化部 (MULT部と記載されることもある) は、本発明の基 礎となるハードウェア装置を備える。状態マシンは、多 重化部の回路を駆動するための制御部を構成する。RO M(読み出し専用回路)部は、すべて不揮発性メモリ (ROMおよびEPROM) から構成される。このRO M部には、SMARTカードを制御するためのプログラ ム、高信頼性の3つのグループからなる公開キー、およ び、多重化部や状態マシンを駆動するためのプログラム が格納されている。RAM(ランダムアクセス回路)部 は、一時的に存在するオペランドを記憶するための揮発 性メモリから構成される。この種のオペランドとして、 べき乗処理がなされる予定のメッセージ、暗号化される べき公開キー、多重化部に転送されるべきデータ等が挙 げられる。CPU(中央処理装置)は、実際は、8ビッ トまたはそれより大きなビットの内部バスを有するよう な任意のマイクロコントローラである。

・【0132】図2は、本発明の一実施例のモジュラ・乗 算回路を示すブロック図である。この場合、モジュラ・ 乗算回路は、モジュラ・2乗およびモジュラ・べき乗を 実行するために用いられる。図2において、参照番号1 0、11および12は、B、SおよびNのレジスタをそ れぞれ構成するようなnビット長(n=k・m)の3つ のレジスタを示すものである。これらのレジスタの各々 には、乗数の値Sとモジュロの値がロードされる。上記 レジスタは、好ましくは、2つのn/2レジスタに分割 されている。さらに、上記レジスタは、好ましくは、N およびBのレジスタに対し、kビットの最下位ビット部 分を含む。マルチプレクサ13、14および15は、ぞ れぞれ、上記レジスタの前部に配置される。この場合、 もし、これらのマルチプレクサが細分化されて個々の部 品として形成されているならば、各マルチプレクサが、 各々のレジスタ前部に配置される。さらに、図2のブロ ック図に示すように、3つのレジスタは、直列形式でロ ードされるように意図されている。しかしながら、並列 形式によるロードも可能である。

【0133】16、17および18は、いずれもkビッ ト長であり、かつ、Ai、Jo、およびYoの値をそれ スタ16、17は、それぞれ、直列ロード/並列出力形のシフトレジスタと、直列および並列ロード/並列出力形シフトレジスタである。レジスタ18は、好ましくは、直列入力/並列出力形シフトレジスタである。これらのレジスタの内容は、それぞれ、構成要素21、22を介して乗算手段19、20により処理されるように意図されている。これらの構成要素21、22は、メビットのラッチである。これらの構成要素21、22は、メビットのバスを通してレジスタ16、17および18からロードされる。また一方で、上記の構成要素21、22がレジスタである場合、これらの構成要素21、22がレジスタである場合、これらの構成要素21、22がレジスタである場合、これらの構成要素21、22は、1ビットの接続部を通して直列形式でロードされ得る。

【0134】参照番号24、25、25′、26、36、37および38は、マルチプレクサを示している。乗算手段(乗算器)19、20は、直列入力A、並列入力B、および直列出力を有する乗算手段か、または、その他の直列/並列入力、および直列出力を有する乗算手段である。マルチプレクサ38は、通常の数の領域内で乗算処理を実行するために、モジュロNのビット値を強制的にすべて1(オール1)にするものである。

【0135】参照番号27、28、29、30および3 1は、1ビットの全加算/減算手段または半加算/減算 手段を示している。この内、31は、全加算/減算手段 ・を示している。参照番号32、33および34は、ディ ジタル信号を遅延させることが可能なkビットかつkク ロック・サイクルのディレイ手段を示している。これら のディレイ手段は、アナログ素子またはディジタル素子 のいずれによっても構成され得るが、アナログ素子によ り構成するのが好ましい。35は、ボロー検出器を示し ている。このボロー検出器は、2ビットのラッチ/記憶 手段である。図2からわかるように、本発明の装置は、 例えば512ビットのような大きい数を取り扱うように 意図されているにもかかわらず、わずかな数のkビット のバスをオプションで持っている以外には、バスを備え ていない。このために、本発明の装置では、ハードウェ アの節減が図れる。B、SおよびNのレジスタが、n/ 2ビットの部分を有する場合、本発明の装置は、256 ビットの数に対し乗算動作およびべき乗動作を遂行する ために使用することが可能である。このために、本発明 では、装置を使用する際の柔軟性を備えるという利点が

【0136】図3は、本発明の一実施例の特殊なモジュラ・乗算回路を示すブロック図である。ここでは、本発明の一実施例のモジュラ・乗算回路を論理セルにより構成している。図3において、オペランドは、直列の接続部DIを介し、Aiのラッチと、Joのレジスタと、Bのレジスタと、Nのレジスタとに供給される。そして、オペランドによる処理結果は、直列の接続部DOを介

し、BのレジスタまたはNのレジスタから取り出される

【0137】信号Xは、Bと A_i とSとの積 $B \cdot A_i$ · Sのビットの流れを合計した結果(和)に相当する(S とBの積は、Nよりも小さいと仮定する)。信号Y 0 は、 J_0 とXの積 J_0 · Xにおける最下位のkビットの流れに相当する。信号Zは、 Y_0 とNの積 Y_0 · N と、Xとの和に相当する。ここでは、Z中の最下位のkビットはすべてV0 なので、この最下位のV2 ビットは無視される。この結果、最上位のV3 に対し直列に供給される。

【0138】ボロー検出器は、Z/2k の値がNより大きいか否かを検出するための論理回路である。減算器(通常、Subと略記される、図3では、単に減算と記す)1および減算器2は、BおよびSの値がNよりも大きい場合は、常に、BおよびSのビットの流れからNのビットの流れを減算するように動作する。

【0139】加算器(通常、Adと略記される、図3では、単に加算と記す)1および加算器2は、Xの流れと Zの流れを生成するために、ビットの流れを加算するように動作する。ディレイ素子(図3では、単にディレイと記す)1およびディレイ素子2は、シフトレジスタから構成される。これらのディレイ素子は、数学的処理の 同期をとるための記憶手段を提供するために必要なものである。

【0140】図3では、クロックの制御は図示していない。ここでは、クロックは、状態マシンから供給されると仮定している。このクロックの供給は、前述の直列入力/直列出力形の論理回路の1つからデータを送り出したりこれらの論理回路の1つにデータを提供したりしなければならないときは、いつでも行われる。他の制御、すなわち、マルチプレクサのアドレス制御や、ラッチ転送信号の制御等もまた、詳しく開示していない。なぜならば、これらの制御は、本明細書に含まれる説明事項より、当業者にとっては明らかであるからである。

【0141】さらに、図2および図3の装置が、どのようにして本発明の乗算の方法に関係する複数の動作を遂行するかは、当業者にとっては明らかであろう。しかしながら、これらの複数の動作のタイミング関係は、念の40 ために、次の図4に示す。図4は、本発明の一実施例による繰り返し動作(イテレーション)と乗算動作との間の時間的な関係を示す図である。この図においては、本発明の一実施例による実効的かつ連続的なクロック・サイクルにおいて遂行されるようなすべての各種動作が、図式的に示されている。この場合、n=512、および、m=16に設定される。このような設定条件は、暗号化技術においては、比較的一般的な条件である。前述の図3に例示された実施例に従って本発明を実施する場合、n=256の条件下で本発明を実行するために、図504と同じ装置が使用される。

42 【0142】図4においては、一連の各種動作が、実効 的なクロック・サイクルの関数として図示されている。 この実効的なクロック・サイクル(実効クロック)に関 しては、横軸に目盛りがふられている。各種動作の始ま り、および、すべての繰り返し動作前のタイミングで は、B、SおよびNの値が、それぞれ対応するレジスタ にロードされる。上記の繰り返し動作は、本発明の乗算 ット長になる。 の方法の一部をなす。Aの最初のキャラクタもまた、対 応するレジスタにロードされる。 k クロック・サイクル の期間において繰り返し動作が始まるや否や、Bおよび 10 Sのレジスタの内容のシフト動作が行われる。n+kの 実効的なクロック・サイクルの期間においてXの値が発 生する。最初のkクロック・サイクルは、X0 の値を取 り入れることにより占有される。最初の実効的なkクロ ック・サイクルの期間において、Yo の値が取り入れら れる。次の実効的なn+kクロック・サイクルの期間に 番目のビットに相当する。 おいて、乗算器20に既に取り入れられているXの値が シフトするか、または、このXの値がディレイ素子34 により遅延された後に加算器31に取り入れられる。N の値は、3つの異なる時間位相にて使用される。初めの

(またはB) のレジスタに取り入れられる。 【0143】図5は、直列/並列乗算器のセルの構成を 示す回路図である(この回路図の作成に際しては、専門 の技術に精通している技術陣の助けを借りているが、彼 らは、本発明に関係する直列/並列乗算器のセル構成の 研究に関しては関与していない)。これらの複数のセル の各々は、後述の図6に示すような乗算器(通常、MP Lと略記される)を備える。

位相は、SおよびBを更新するために使用される。第2

番目の位相は、実効的なkクロック・サイクルの遅延期

間の後に、Yo による乗算を遂行するために使用され

る。第2番目の位相は、2回目の実効的なkクロック・

サイクルの遅延期間の後に、SまたはBの次の値がどの

ようにして更新されるかを検知するために使用される。

同様の実効的なn+kクロック・サイクルの期間におい

て、Zが計算され、かつ、Z/2kが計算される。最初 の実効的なkクロック・サイクルの始まりのタイミング

で、Aiのロードが始まる。さらに、繰り返し動作が連

続している間は、Ai のロードも続けて行われる。Z/

2k の最終値は、最初の実効的な2kクロック・サイク

ルの期間後のnクロック・サイクルの期間において、S

【0144】図6は、8ビットの直列/並列乗算器の構 成を示す回路図である。この直列/並列乗算器は、符号 のない直列/並列乗算器の乗算動作に対しブース(Boot h) の乗算アルゴリズムを実行する。図3の乗算器(通 常、MLと略記される、図3では、単に乗算と記す)1 および乗算器2に示すような直列/並列乗算器は、kビ ット長である。この場合、MSセル、すなわち、最上位 ビットのセルが退化していることに注意すべきである。 並列の8ビットの被乗数が、XIの接続部に入力され

る。さらに、nビット長の直列の乗数がYの接続部に入 力される (乗数の最上位の1ビットの後に、最初に現れ る最下位のkビットの列はすべてOである)。さらに、 乗算器による乗算結果である積は、出力側の接続部MO において、最下位のkビットが最初に現れ、最上位のビ

ットが最後に現れる。この場合、積の全体は、n+kビ

【0145】図7は、直列加算器の構成を示す回路図で ある。ここでは、Aの接続部とBの接続部に現れる2つ のビットの流れを加算するための直列加算器が例示され ている。この直列加算器においては、出力側の接続部S において、ビットの流れの和が出力される。図7におい ては、最下位のビットが最初に入力される。さらに、m ビット長のオペランドに対する出力の流れは、m+1ビ ット長になる。m回の実効的なクロック・サイクルの最 後の部分では、CIの出力は、数のビット列中のm+1

【0146】図8は、直列減算器の構成を示す回路図で、 ある。ここでは、Aの接続部とBの接続部に現れる2つ のビットの流れの差を出力するための直列減算器が例示 されている。この直列減算器においては、出力側の接続 部Dにおいて、ビットの流れの差が出力される。図7に・ おいては、最下位のビットが最初に入力される。さら に、mビット長のオペランドに対する出力の流れは、m ビット長になる。m回の実効的なクロック・サイクルの 最後の部分では、BIの出力は、数のビット列中のm+ 1番目のビットに相当する。同様に、このBIの出力 は、ボローを表示するためのボロー表示手段として機能 する。

【0147】図9は、Hパラメータを計算するためのア ーキテクチュアを示すブロック図である。ここでは、n ビット長のモジュールNに対しHパラメータを計算する ためのハードウェア構成が例示されている。このような 動作モードの期間では、nビット長のモジュールに対 し、Nのレジスタがn+1回だけ回転動作を遂行する。 この回転動作は、Sのレジスタの回転動作に同期した状 態で行われる。この場合、Sのレジスタは、減算器1を 介し、最下位のビットの遅延と一緒に回転動作を遂行す る (最下位のビット値0は、最初のクロック・サイクル においてマルチプレクサ (M2 1;1) に挿入され る る ボロー検出器は、回転動作が完了するような最後 のタイミングで、次回の丸めにおいてSの流れからNが 引かれるか否かを認識する。さらに、ボロー検出器は、 次回の丸めに応じて前回の減算マルチプレクサを切り替 える。

【0148】前述のように、図1は、本発明の方法を遂 行するための装置をブロック図の形で表したものであ る。図1の装置における制御部は、下記の構成要素を備

(1) 完備した形のCPU(中央処理装置)

- (2) カウンタ
- (3) 状態マシン

さらに、CPUは、不揮発性メモリおよび揮発性メモリを有する。これらの不揮発性メモリおよび揮発性メモリの幾つかは、乗算処理過程に使用され得る。さらにまた、上記CPUは、回路内のモジュールの計算機能ブロックを制御する。

【0149】さらに詳しくいえば、上記CPUは、下記の機能を有する。

- (1) ホストと交信すること
- (2) チップにデータをロードし、かつ、チップからデー タを取り出すこと
- (3) 回路に対し一連の数学的動作を遂行するように指示すること
- (4) 他の暗号化システムおよび非暗号化システムに応答してデータ処理動作を遂行すること

カウンタは、実際の状態マシンに対するアドレスを生成 する。

【0150】状態マシンは、アドレスを復号化し、多重 化部 (MULT部) に対する複数種の制御信号を生成す 20 る。これらの制御信号は、多重化部に対し、ρ (A・

B) N変換の計算を実行するために必要とされる適切な動作手順を遂行するように指示する(ここで、AはBに等しい)。図3は、本発明の物理的な形態(多重化部)を実施するためのハードウェアの装置をブロック図の形で表したものである。さらに、図3は、本発明に係る特許により保護されるべきアーキテクチュアの幾つかの概念に焦点を絞る際の補助手段となるように意図されている。図3のブロックは、同時に、モントゴメリのモジュラ・乗算にて既述したような式(1)~(5)により規定された手順を遂行する。さらに、図3のブロックは、同期クロックを変えることなく、かつ、限定された合同の関係を有するSおよびBの変換を行うことなく上記の手順を遂行する。このセクションにおいて、我々は、定数

(Nの関数) J_0 およびHが前もって計算されることを 仮定している。 図3の回路は、 ρ ($A \cdot B$) Nを遂行する。この回路の機能を利用することにより、この回路 は、次の計算を行うために使用され得る。

[0151] (1) B · Amod N

(2) $B^2 \mod N$

ただし、いかなる場合でも、BはNよりも小さくなければならない。ここで、C=B・AmodNを遂行する手順を詳細に説明する。

(1) まず、プロセッサが、オペランドBをBのレジスタ に前もってロードする。同様に、プロセッサは、オペラ ンドNをNのレジスタに前もってロードする。

[0152] (2) 多重化部内の回路が次回のSの値を計算し始める度に、回路は、次回の A_i を前もってロードすることを(フラグを立てることにより)C P U に知らせる。S (m) 回の繰り返し動作の後に、B に対し限定 50

された合同の関係を有する数がBのレジスタに残る。

(3) 多重化部が、 $F = \rho$ (B・H) Nを計算する。ここで、プロセッサが H_i のキャラクタの処理手順を前もってロードする場合を除けば、Hは、上記のステップ(1) および(2) に記載された手順において、前もって計算された定数である(プロセッサが A_i のキャラクタを前もってロードする場合も同じことがいえる)。

【0153】また一方で、 $C=B^2 \mod N$ を遂行する手順を詳細に説明する。

10 (1) まず、Bのレジスタが、Bに対し限定された合同の関係を有することがわかっている数を保持していると仮定する。さらに、Nのレジスタが、モジュールNを保持していると仮定する(2乗処理においては、一般にいえることである)。ここで、多重化部は、BoとBoの最下位のキャラクタでもってAiのレジスタを予めロードしておくことにより、2乗処理を進めることができる。【0154】(2) B=ρ(B・B) Nの計算処理は、上記の乗算動作における第2のステップ(ステップ(2))と同様の処理過程で進行する。ただし、Bのレジスタが20回転動作を行っている場合に、Biのキャラクタの連続するローディング動作が、Bのレジスタから直列式かつ

オンザフライ方式になされるときは、この限りではな

【0155】(3) 必要な場合には、上記の乗算動作における第3のステップ(ステップ(3)) と同様のρ(B・H)の計算を行う。当業者にとっては明らかなことなので、発明者は、直列/並列形乗算器および一般の構成部品が本発明そのものの一部を構成することは、敢えて主張しない。今後の説明は、一般に普及している標準の論理セルを使用していることを明確にするためになされるものである。ただし、論理セルの幾つかは、それほど度々一般に使用されていないかもしれない。ここで図示したゲート構成は、本発明の証明のために例示しているにすぎない。熟練された技術者は、これらの論理セルを最適化するであろう。

【0156】オペランドA、BおよびNは、いずれもnビット長であり、kビット長のキャラクタからなるm個のグループにより構成される。それゆえに、 $n=k\cdot m$ が成り立つ。k=320ハードウェア装置においては、mは、8ビットまたは16ビット02進数のビット長になる。

乗算器1および乗算器2

40

これらの乗算器 (ML) は、符号のない乗算動作に対し ブースの乗算アルゴリズムを実行する。この場合、並列 のオペランドは、kセル (ビット) 長になっており、直 列のロードされるオペランドは、任意の要望されるビッ ト長になっている。

【0157】各々の直列/並列乗算器は、k-1のMP Lセルからなる(図5参照)。MSビットに相当する最 上位のセルは、ANDゲートのみから構成される。各々

14

のMPLセルは、Yの直列の入力ビットと、XIの並列 の入力ビットとの乗算動作を行う。さらに、この乗算動 作により、前段のMPLユニットの直列出力と、それ自 身の前回のサイクルのキャリー出力ビットが生成され る。上記のMPLセルは、これらの出力結果を合計す

【0158】図5からわかるように、各々のMPLセル は、2ビットの乗算加算器である。MPLセルのブロッ クは、XIの入力ビットと、Yの直列の入力ビットとの*

 $DO = (D1 + C1 + X1 \cdot Y) \mod 2$

【0160】このようにして記憶されたキャリー出力C Oは、次のサイクルに対するキャリー入力CIになる。 このキャリー出力COは、ブーリアン(Boolean)の和 により、下記の(38)により表される。

加算器1および加算器2

ここで使用される各々の加算器 (Ad)は、Dフリップ フロップからなる単純な1ビットの全加算器である。こ の加算器は、次のクロック・サイクルで出力されるキャ リービットを記憶するために使用される(図7参照)。 【0161】図7に示すように、2つの入力A、Bは、 前回のクロック・サイクルからのキャリー入力CIと一 緒に加算される。この結果、モジュロ2の和が生成され る。この和は、出力信号Sを取り出すために、Dフリッ プフロップに記憶される。加算器がリセットされたとき は、キャリービットは0になる。

減算器1、減算器2および減算器3

図8に示すように、減算器(Sub)の各ブロックは、 前段のボローを記憶するためのDフリップフロップから なる全減算器である。このブロックは、前述の加算器の ブロックとほぼ同じ構成になっている。ただし、減算器 30 においては、Aの流れからBの流れを直列に引く点が加 算器と異なる。

【0162】ディレイ素子1、ディレイ素子2およびデ ィレイ素子3

これらのディレイ素子(Delay)は、k1ビットの 連結された状態の記憶素子から構成される。これらのデ ィレイ素子は、数学的処理において各種のオペランドの 同期をとるために使用される。これらの同期動作は、回 路を説明すれば明らかになるであろう。

【0163】Ai、Jo、およびYo

これらのブロックは、kビット長の直列入力/並列出力 形シフトレジスタである。この場合、 k ビットの入力ビュ ットは、直列に入力される。kビットの実効的なクロッ ク・サイク期間の後に、これらのkビットは、並列形式 で出力側に現れる。

【0164】図2においては、細い線が直列の1ビット の導体線を示し、太い線が並列のkビットの導体線を示 している。

M4 1; x、M3 1; x、およびM2 1; x これらのブロックは、1ビット出力のマルチプレクサで 50 ととする。すなわち、我々は、このようにデータが移動

*乗算動作を行う。さらに、このブロックは、DI (デー タ入力)からの乗算結果と、前回のサイクルからのCI (キャリー入力) との加算処理を行う。 最終の結果とし ・て、DO(データ出力)と、次のサイクルに対するCO (キャリー出力) が得られる。このキャリー出力CO は、Dフリップフロップに記憶される。データ出力DO は、下記の式(37)により表される。

[0159]

【数37】

(37)

ある。M4 1; xは、4つの入力から1つの出力を取 り出すものである。M3 1;xは、3つの入力から1 つの出力を取り出すものである。M2 1;xは、2つ の入力から1つの出力を取り出すものである。xは、特 定の構成部品に対する明瞭なインデックスを示してい

B(0:k-1), B(k:n1-1), B(n1:n)2) S(0:n1-1) S(n1:n2) N1:n.2)

これらのブロックは、シフトレジスタである。比較的ビ ット長の長いレジスタのビット列の大きさおよび位置 が、括弧()内の数字によって示されている。例え ば、X(s:t)は、t-s+1ビット長のシフトレジ スタである。ここで、sは、レジスタX(s:t)の最 初のビットのインデックスであり、tは、レジスタX (s:t)の最後のビットのインデックスである。例え ば、B(0:511)は、次のような3つの比較的短い カスケード接続形のレジスタから構成される。すなわ ち、B(0:31)、B(32:255)、およびB (256:511) から構成される。

【0165】 n1は、一般に、n/2 (例えば、25 6) に等しい。 n 1 は、k の倍数でなければならない。 n2は、n-1に等しい。kは機器のキャラクタの長 さ、すなわち、直列/並列乗算器の大きさである。した がって、最初の処理過程においては、次の値が予測され

[0166] n1=256, n2=511, n=512、およびk = 32

ラッチ1およびラッチ2

これらの2つのラッチは、kビットのレジスタである。 これらのラッチは、乗算器内の並列データを保持するた めに使用される。このようなラッチの動作により、乗算 処理において単一のクロックを用いた並列変換が可能に なる。

【0167】多重化部 (MULT部) の動作…ρ領域内 での乗算およびべき乗

説明を簡単にするために、我々は、レジスタ内のデータ が実際に移動するクロック・サイクルのみを指定するこ

するサイクルを実効的なクロック・サイクルと定義す

ρ (A·B) Nの乗算

第1段階:初期ローディング

この段階では、DIを介して下記のレジスタがロードさ

【0168】(1) J₀ のレジスタにJ₀ をロード(CP Uにより前もって計算される)

- (2) BのレジスタにBをロード
- (3) NのレジスタにNをロード
- (4) A₂ のレジスタにA、A₀ の最初のキャラクタをロ ード

同時に、ステップ(2) において、レジスタSに対しビッ ト値0がロードされる。

【0169】これらの5つのレジスタに所定の値をロー ドした後に、符号のな2つの直列/並列乗算器ML1お よびML2と、直列加算器Ad1およびAd2と、直列 減算器Sub1、Sub2およびSub3とがリセット される。

第2段階:B・A()の繰り返し動作の実行

レジスタA; にロードされたデータA0 は、ラッチ1に 転送される。レジスタBは、周期的に右方向へのシフト 動作を行う。繰り返し動作の始まりにおいては、ボロー 検出器2の制御信号はビット値0になっている。それゆ えに、Bの内容は、Sub1を通過しても変化しないま までいる。さらに、Bの内容は、ML1においてA0に より乗算される。レジスタBの出力は、変化しない状態 で、その入力される。

【0170】このような乗算の結果は、Adlにおい て、レジスタSの内容に直列に加算される。最初の繰り 返し動作のときは、レジスタSの内容はすべて0であ る。この動作により、前述のようにXが生成される。上 記の処理過程が進行している間に、CPUは、Aの次の キャラクタであるA₁ をラッチ1に予めロードしてお

[0171] さらに、 J_0 のレジスタからラッチ1にJ0がロードされる。XがML 2に直列に入力され、J0により乗算される。実効的なkクロック・サイクルが経 過した後に、レジスタY0 の内容は、積X0 ・J0 の最 下位のkビットになる。さらに、最初の実効的なkクロ ック・サイクルが経過した後に、ML2はリセットされ る。ここで、直列入力形のマルチプレクサ M3 1; 4は、Xの流れをNの流れに切り替える。レジスタYn 内のデータは、J0に取って代わり、ラッチ2に並列に ロードされる。さらに、ラッチ2の出力は、Yo・Nの 流れに切り替えられる。次のn+kクロック・サイクル 期間においては、ML2からの直列の出力結果は、Yo ・Nになる。実効的なkクロック・サイクル期間だけ遅 延されたXは、今度は、Ad2において加算処理がなさ れ、ML2の積を生成する。この結果、Z=X+Yo・

Nが得られる。ここで、Zは、最下位のkビットがすべ て0であるような数である。

【0172】Ad2の最初のkビットはすべて0なの で、この最初のkビットは無視される。そして、次のn ビットが、Sのレジスタに直列に戻される。繰り返し動 作の最終的な値は、Nに等しいかまたは大きい(この場 合には、この値をNから引くことが必要である)。すな わち、S (1) ¥S (1) modNが成立する。SがN よりも大きいか否かを検出するために、Sub3におい 10 ては、nビット長の(Z/2ⁿ)の流れからNが減算さ れる。しかしながら、この場合、n回目のボロービット のみが、ボロー保持用フリップフロップに記憶される。 【0173】もし、このボロービットのビット値が0で あるか、または、Ad2の最終キャリービットCOのビ ット値が1であれば、Sのレジスタの最新の値はNより も大きい。最初の繰り返し動作の始まりにおいては、S ·(1) mod Nに対し限定された合同の関係を有する数 がSのレジスタ内に存在する。Jo 、BおよびNのレジ スタは、最初にロードされたオリジナルな値を保持す る。そして、データを前もって保持するためのAiのレ ジスタはA₁を保持する。

【0174】第3段階: その後のB·A; の繰り返し動 作の実行・

Aの次のキャラクタであるA₁ が、ラッチ1およびML 1の並列入力に転送される。次のB·Ai の繰り返し動 作およびそれに続く繰り返し動作の期間中、各々の繰り 返し動作の最後において、S(i)modNに対し限定 された合同の関係を有する数Sが存在する。もし、S

- (i) がNよりも大きければ、Sub2においてS
- (i) からNが引かれる。

【0175】各々の繰り返し動作が始まるときに、CP Uは、Aの次のキャラクタであるA1 を、データを前も って保持するためのA;のレジスタにロードしておく。 ρ (B·B) Nの2乗動作.

通常のべき乗処理の最初の動作は、2乗動作である。こ の2乗動作は、Bのレジスタにロードされた乗数Aと、 A; のレジスタにロードされた被乗数との通常の乗算と 同じような手順で行われる。ただし、この場合、ビット 数は、前述したようにkビット分だけ増加する。さらに その後の2乗動作は、Bのレジスタ内に存在するような 限定された合同の関係を有するオペランド(乗数および 被乗数) により遂行される。

【0176】上記のρ (B·B) Nのような2乗動作が 遂行されている間、Jo、S、BおよびNの各レジスタ は、その出力側で、前回の乗算および2乗処理により得 られた値を変えることなくそのままロードされる。しか しながら、この場合は、繰り返し動作において、Ai の レジスタは、Bのレジスタ内に存在するkビットのキャ ラクタから派生する新しいキャラクタをロードしなけれ 50 ばならない。

【0177】上記の連続的な2乗動作において、 A_i の レジスタは、Bのレジスタからオンザフライ式に予めロードされる。C P Uが、一度、2乗処理を遂行するように指示を与えると、それ以降の2乗動作は問題なく遂行される。BのレジスタにロードされるB(i) i は、Su b1 を通って流れるBの一部分である(B_i の中で、既にNよりも小さい部分)

第1段階:B·B₀ の繰り返し動作

先ず、前回の計算処理から導き出されるような、Sに対し限定された合同の関係を有する最新の数が、Bのレジ 10 スタ内に存在するものとする。

【0178】レジスタB、Nの最下位のkビットは、周 期的に右方向へのシフト動作を行う。さらに、実効的な kクロック・サイクルの後に、レジスタB、Nは、オリ ジナルの状態に復帰する。レジスタB内の値は、適当な Bの値か、または、次のρ領域での乗算を遂行するため に使用されるB-Nの値である。したがって、最初の丸 めにおいて、レジスタA; は、Bo またはB-Nの最下 位のkビットでもって予めロードしなければならない。 ここで、Boは、レジスタB内に存在する値である。 【0179】この最初の k ビットの回転動作の目的はレ ジスタAiへのプリロードの最初のkビットがSub1 を通って流れることを可能にするためである。直列にロ ードされた直後に、AiはLatch 1にアンロードされ、 AiプリロードレジスタはBの第2の文字であるB₁を ロードするために自由にされる。このおよび引き続く操 作の間、Borrow 2信号がセットあるいはリセットされた 時にSub 1からの出力は正であり、常にNより小であ

【0180】全ての値がレジスタにロードされると、説 30 明されるようにBがローテイトした時に B_1 が A_1 レジスタ中にロードされる点(乗算においてC P U は A_1 レジスタにロードすることを思い出すこと。)を除くと、以前に説明したようにこの最初の乗算は B_1 を入りして実行される。第20 k ビット文字 B_1 は B_1 とのよりした。から発生するために、この最初の B_1 を 処理の間に B_1 セグメントは、次の開平演算、すなわち B_1 繰り返しのために直列的に A_1 プリロードレジスタ中にオンザフライ処理で切り換えられる。

第2段階: B·B₁ 繰り返し動作

 A_i のレジスタ中にロードされた値 B_1 は出力ラッチLa tch 1 に転送される。次のn+2 k (すなわちn+6 4) クロックサイクル中に $B \cdot B_1$ に対する乗算処理が上述のように実行される。

【0181】前回と同様Borrow1およびBorrow2信号

は、BおよびSレジスタから発生する流れからNが減算されうるか否かを決定する。もしSレジスタ中の値がNより大であるかあるいは等しければBorrow1はセットされ、減算器Sub 1においてNはSから減算される。もし必要であればm繰り返し乗算ループ完了の間にNはSから減算される。このような状況は先行する乗算あるいは開平演算の終わりにBorrow2で検知される。

【0182】フリップフロップBorrow1およびBorrow2はSub 3からの条件付きのボロウ出力の最終値を記憶している。Borrow1は各Sの繰り返しの後にセットあるいはリセットされる。Borrow2はBがS(m)にロードされる最後のS(m)繰り返しの後にセットあるいはリセットされる。この条件付きのボロウ出力はS(i)がNより大であるか否かを示す信号である。

【0183】 $B \cdot B_1$ 処理の間、文字 B_2 が減算器Sub 1 中に存在する場合に文字 B_2 はオンザフライ処理でA i プリロードレジスタ中にロードされる。

第3段階:次のB・B₁ 乗算繰り返し

文字B₁ が減算器Sub 1中に存在する時には文字B₁ の値がAi レジスタにロードされる間に残りのm-2回の繰り返しが次のループの準備のために実行される。

【0184】限定された一致の最終結果はSおよびBレジスタ中に存在する。このデータはDOを通して直列に出力されるために、もし必要であればSub 1で修正されるであろう。

乗算ブロックの操作ーHパラメータの演算

Hを演算するために、マシンは図9に示されるようにレジスタSおよびNを使用するために再構成される。上記で既に使用した数値例を用いて演算子の操作を説明する。この構成はHの演算をn+1回で実行する。各回の実行においてSおよびNは共にローテイトされ、各ローテイトはnクロックである。各実行回においてNは回転し変化せずに帰還する。i回目の実行において、Sおよび次の減算(Next Subtract)信号はS(i)の限定された¥一致の同等値を含んでいる。

初期条件-第1回実行

第1回目の実行の最初で、NはNレジスタ中にロードされ、第1回目の試行減算が成功したことを表すボロー検出フラグはリセットされ、Sub 1の出力フリップフロップはゼロにリセットされる。第1回目の実行中、試行除算のn番目のMSビットは"1"である。このビットは次の減算用フリップフロップ(S中にスペースはない。)を推論して記憶される。次の減算は、第1回目の実行においてS-N減算を命令する。上述のn=4ビットの数値例を使用して例証する。

```
H計算モードー初期条件
ポロー検出器の次減算フラグに格納される
```

まず、被除数のMSビットが "1"であることを知る。

 $N=1011_2$, n=4

図7参照

それ故、ボローが存在し得ない ことを知るので、次の減算フラグを 零にリセットする。

S(0) Sレジスタの内容

{これら"仮想"のLS零は

試用減算によって影響されな

い。各ラウンドで、"仮想零 カウンタ"に1-0が存在す

----(0) 0 0 0 0 {0 0 0 } ←<u>" 仮想零"</u> ↑ ↑ ↑ ↑

るだろう。}

ポロー検出次減算

信号は零であるーそれ故、最初の ラウンドで $M2_1:3$ はNをSub1に与える一差はリーディング零を 伴うS-Nか、ちょうど $2\cdot(S-N)$ となろう。

最初のクロックサイクルで、リセット Sub1出力フリップフロップからの 零は、SからのLSピットがSub1 に与えられるとき、SのMSセルに 与えられる。

(SのLSピットは常に"仮想"LS 零カウンタ"から"引かれる"零でである。)

最初のn-1クロックサイクルの間、 DiffのLSのn-1ピットが Sに与えられる。

NはそのMSビットセルに回転パックされる。

BO (ポローアウト) シリアルストリームは

Diff mod 2° -Nストリーム

から結果するボローの一続きに等しい。しかし、

最後のボローのみサンブルされ、関連する かもしれない。

第nの実効クロックサイクルにて、

DiffのMSピットが"1"であるか又は

BO="0"ならば、"次減算"が次の

ラウンドの減算用にフラグを上げる。

最初のラウンドにて2^{*} からNがひかれ、2(LS零挿入)を乗じられた結果の nビットはSレジスタにリターンされる。ただし、"推論によって"ボロー検出 次減算レジスタに格納されるMSビットを除く。

最初のラウンドの終わりにて回転する:

S(1) = 1010、次の減算= 1(BO=1)、そして、次のラウンドでSub1にはS-Nの減算が存在しない。

Hバラメータ計算-第2ラウンド ポロー検出の次の減算フラグに格納される

まず、第2ラウンドの減算が、 Sub2にて"検出された" BO="1"として成功しないだろう ことを知る。

N=1011; n=4

S (1) 最初のラウンド後のSレ ジスタの内容

- (1) 1010 {000} ←<u>"3仮想</u>

零"が残る

ポロー検出次減算

信号は1-それ故このラウンドで
M2_1;3はSublに零を
与えよう-Diff=2・S
減算が存在しなかった
(SのLSビットは再び"仮想"
LS素カウンタ"から"引かれた"

LS零カウンタ"から"引かれた" 零である。)

続くn-1クロックサイクルの間
DIff=2・SのLSのn-1
ビットがSレジスタに与えられる。
NはそのMSビットセルに回転パックされる。
DiffのMSビットが"1"のとき、
次のラウンドでS-Nを減算しなければ
ならないことを知る。
サンプルされたBOは不適切である。

Diff=1 0100かつS(2)=0100 そして、次のラウンドでSub1にてS-Nの減算があることを知る。

. [0186]

Hバラメータ計算-第3ラウンド

ポロー検出器の次減算フラグに格納される

まず、DiffoMSビットが 1"だったので、第3ラウンド の減算が成功するだろうことを 知る。

 $N=1011_2$, n=4

S(2) 第2ラウンド後のSレジ

↓ <u>スタの内容</u>

----(0) 0100 {00} ←<u>"2仮想等"</u>

が残る

ポロー検出次減算・

信号は零。DiffからNが 引かれる。

続くn-1クロックサイクルの間、

Diff=2 (S-N) \mathcal{O} LS \mathcal{O}

n-1ビットがSレジスタに逆供給

される。

DiffのMSピットが次の

ラウンドのSub1において

" 1" なので、S-Nの

減算をしなければならない。

Diff=1 0010 かつ S(3)=0010、次の減算=0 かつ χ のラウンドでSublic おいてS-Nの減算があることを知る。

[0187]

Hパラメータ計算-第4ラウンド

ボロー検出器の次減算フラグに格納される

まず、DiffのMSビットが"1"だったので、第4ラウンド減算が 成功するだろうことを知る。 N=1011, n=4

S(3) 第3ラウンド後の Sレジスタの内容

- (0) 0010 {0} ←<u>"1仮想零"が</u>

残る

ポロー検出次減算

信号は零。NがDiffから

引かれる。

ポローBO="0"がなかったので、

次のラウンドでS-Nの減算をする。

Diff=0 1110 かつ S(4)=1110, 次減算=0, そして、 次のラウンドではSub1においてS-Nの減算があろうことを知る。

[0188]

Hバラメータ計算-第n+1 (第5) ラウンド

ポロー検出器の次減算フラグに格納される

まず、DiffのMSピットが"1" だったので、第4ラウンド減算が 成功するだろうことを知る。

N=1011:, n=4

S (4) 第4ラウンド後の

(0) 1110 {} <u>残る</u> 最終ラウンド

ポロー検出次減算

信号は零。NがDiffから

引かれる。

Diff=0 0011 かつ S(5)=0011, が残りである。それは Hの値である。

【図面の簡単な説明】

【図1】本発明の一実施例の装置構成を示すブロック図 20

【図2】本発明の一実施例のモジューラ・乗算回路を示 すブロック図である。

【図3】本発明の一実施例の特殊なモジューラ・乗算回 路を示すブロック図である。

【図4】本発明の一実施例による繰り返し動作と乗算動 作との間の時間的な関係を示す図である。

【図5】直列/並列乗算器のセルの構成を示す回路図で ある。

【図6】8ビットの直列/並列乗算器の構成を示す回路 30 35…ボロー検出器

図である。

【図7】 直列加算器の構成を示す回路図である。

【図8】 直列減算器の構成を示す回路図である。

【図9】 Hパラメータを計算するためのアーキテクチュ アを示すブロック図である。

【符号の説明】

10~12…レジスタ


13~15…マルチプレクサ

16~18…レジスタ


27~31…加算/減算手段

32~34…ディレイ手段


【図1】




【図2】




【図3】




【図6】




【図7】




【図8】




【図4】



【図5】



[図9]



フロントページの続き

(72)発明者 イタイ ドローア イスラエル国, ビアーシェバ, ミブツァ ナチション 76/32 (72)発明者 イザーク ハダッド イスラエル国, ビアーシェバ 84434, デ レチ ハシャロム 105/3

(72)発明者 ベンジャミン アラジ イスラエル国, オマー 84965, シガロン ストリート 38